使用混合存储器立方体链路的互连系统及方法技术方案

系统单芯片SoC装置包含用于传达本地存储器包及系统互连包的两个包化存储器总线。在数据处理系统的原位配置中，两个或两个以上SoC与一或多个混合存储器立方体HMC耦合。所述存储器包实现与给定SoC的存储器域中的本地HMC的通信。所述系统互连包实现SoC之间的通信及存储器域之间的通信。在专用路由配置中，系统中的每一SoC具有其自身的存储器域以寻址本地HMC，且具有单独系统互连域以寻址HMC集线器、HMC存储器装置或连接于所述系统互连域中的其它SoC装置。

【技术实现步骤摘要】
【国外来华专利技术】优先权主张本申请案主张2014年5月9日针对“使用混合存储器立方体链路的互连系统及方法(INTERCONNECTSYSTEMSANDMETHODSUSINGHYBRIDMEMORYCUBELINKS)”提出申请的序列号为14/273,867的美国专利申请案的申请日期的权益。
本专利技术大体来说涉及例如半导体存储器装置、处理装置、存储器系统及处理系统等装置的互连及相关方法。更特定来说，本专利技术涉及此些装置及系统使用混合存储器立方体链路的互连。
技术介绍
存储器装置通常提供于许多数据处理系统中作为计算机或其它电子装置中的半导体集成电路及/或外部可移除式装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、快闪存储器及电阻可变存储器，以及其它存储器。常规存储器系统通常由安装于称作双列直插(DualIn-line)存储器模块(DIMM)的印刷电路板(PCB)上的例如DRAM等一或多个存储器装置组成。存储器系统与存储器控制子系统或中央处理单元(CPU)或微处理器通信。在一些配置中，存储器控制器与处理器物理上包含于同一物理芯片中。在其它配置中，存储器控制器可仅为包括存储器控制器集线器的许多逻辑组件中的一者。存储器控制器集线器通常支持通常使用不同类型的半导体存储器或不同用途的完全单独且相异存储器地址空间。举例来说，存储器控制器可支持将视频DRAM用于图形应用程序、将快闪存储器用于磁盘驱动器加速及使用商品DRAM作为处理器的主要外部存储器。由存储器协议、传统存储器子系统架构、标准、处理器特定存储器存取模型、最终用户可配置性要求、功率约束强加的限制或那些限制的组合往往以一方式交互使得降低性能且导致非优选存储器子系统。最近，已提出存储器控制集线器(MCH)来增强处理器与存储器子系统之间的存储器性能。然而，MCH主要经定义为用于单个处理器的存储器子系统。许多通用系统架构包含多个处理器，每一处理器可能具有其自身的存储器域。通常这些多个处理器需要在其之间通信。因此，已提出私用处理器通信总线以增强系统互连。然而，当代通用系统互连规范并不提供在其主要存储器基于高带宽装置的系统中维持适当平衡所必需的充分功能性、灵活性及性能，例如在HMC规范的情况下所提出。通常情形是找到维持对本地存储器带宽的数百个十亿字节/秒的存取，但将较小分数(大约1/10th)的此带宽提供到系统互连的系统架构。此导致高度不平衡系统。此现象在具有分布于多个处理插座/装置当中的多个执行线程(例如，任务)的应用程序中尤其明显。如果核心处理器支持功能数据高速缓存，那么必须存在于处理器插座之间的高速缓冲存储器一致性机构必须支持可为大于系统互连上的带宽的数量级的本地存储器带宽。结果是高度不平衡系统。需要互连系统及提供更平衡系统带宽且还可降低设计此类互连系统所需的复杂性的方法。附图说明图1是包含混合存储器立方体的数据处理系统的图式，所述混合存储器立方体作为使用抽象化存储器协议在存储器总线上操作的装置的实例。图2图解说明混合存储器立方体中的DRAM的可能分割。图3图解说明混合存储器立方体中的DRAM的逻辑分割。图4图解说明用于链路接口及控制混合存储器立方体中的DRAM的逻辑库。图5图解说明根据本专利技术的一些实施例的可存在于数据处置装置中的一些元件。图6图解说明在各种数据处置装置与存储器装置之间使用原位路由且展示存储器装置之间的稀疏路由的系统的图式。图7图解说明在各种数据处置装置与存储器装置之间使用原位路由且展示存储器装置之间的密集路由的系统的图式。图8图解说明在各种数据处置装置与存储器装置之间使用专用路由的系统的图式。图9图解说明可用于具有图8的专用路由的系统中的各种实例性拓扑。具体实施方式在下文详细描述中，参考形成其一部分且其中以图解说明方式展示其中可实践本专利技术的特定实例性实施例的附图。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本专利技术。然而，可在不背离本专利技术的范围的情况下利用其它实施例且可做出结构、材料及过程改变。本文中所呈现的图解说明并不意在作为任何特定方法、系统、装置或结构的实际视图，而仅是用以描述本专利技术的实施例的理想化表示。本文中所呈现的图式未必按比例绘制。为方便读者，各个图式中的类似结构或组件可保持相同或类似编号；然而，编号的类似性不意味着结构或组件必然在大小、组合物、配置或任何其它性质上相同。可以框图形式展示元件、电路、模块及功能，以便不会因不必要的细节使本专利技术模糊。此外，所展示及所描述的特定实施方案仅是示范性，且除非本文中另有规定，否则不应被视为实施本专利技术的仅有方式。另外，块定义及各种块之间的逻辑分割是特定实施方案的示范。所属领域的技术人员将易于明了，可通过众多其它分割解决方案实践本专利技术。在大多数情况下，已省略关于定时考虑等的细节，其中此类细节对获得对本专利技术的完全理解并非必要且在相关领域的技术人员的能力范围内。所属领域的技术人员将了解，结合本文中所揭示的实施例所描述的各种说明性逻辑块、模块、电路及算法动作可实施为电子硬件、计算机软件或两者的组合。为明确图解说明硬件与软件的此可互换性，通常在各种说明性组件、块、模块、电路及动作的功能性方面对其进行描述。此功能性是实施为硬件还是软件取决于特定应用及对总体系统强加的设计约束。虽然所属领域的技术人员可针对每一特定应用以不同方式实施所描述功能性，但不应将此类实施方案决策解释为导致背离本文中所描述的实施例的范围。当用硬件实施时，可利用以下各项实施或执行本文中所揭示的实施例：通用处理器、专用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任一组合。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。当执行软件以用于执行本文中所描述的实施例的过程时，通用处理器应被视为经配置以用于执行此类过程的专用处理器。处理器还可实施为计算装置的组合，例如DSP与微处理器的组合、多个微处理器的组合、结合DSP核心的一或多个微处理器的组合或任一其它此类配置。另外，应注意，可在经描绘为流程表、流程图、结构图或框图的过程方面来描述实施例。尽管流程表可将操作动作描述为顺序过程，但这些动作中的许多者可以另一顺序(并行或基本上同时)执行。另外，可重新布置动作的次序。过程可对应于方法、功能、程序步骤、子例程、子程序等。此外，本文中所揭示的方法可以硬件、软件或两者实施。如果以软件实施，那么功能可作为一或多个指令或代码存储于计算机可读媒体上或在其上传输。计算机可读媒体包含计算机存储媒体及通信媒体两者，包含促进将计算机程序从一个位置传送到另一位置的任何媒体。所属领域的技术人员将理解，可使用各种不同科技及技艺中的任何者表示信息及信号。举例来说，贯穿本描述可提及的数据、指令、命令、信息、信号、位、符号及码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示。为呈现及描述的清晰性起见，一些图式可将信号图解说明为单个信号。所属领域的技术人员将理解，信号可表示用于运送信号本文档来自技高网...

【技术保护点】
一种数据处置装置，其包括：数据请求者端点，其经配置以用于在第一包化存储器链路上发起第一包请求；及数据处置端点，其经配置以用于：在第二包化存储器链路上解释到所述数据处置端点的第二包请求；及响应于所述第二包请求而跨越所述第二包化存储器链路双向地传达数据；其中所述第一包化存储器链路与所述第二包化存储器链路是分离的，但包含相同类型的链路协议及相同类型的物理接口。

【技术特征摘要】
【国外来华专利技术】2014.05.09 US 14/273,8671.一种数据处置装置，其包括：数据请求者端点，其经配置以用于在第一包化存储器链路上发起第一包请求；及数据处置端点，其经配置以用于：在第二包化存储器链路上解释到所述数据处置端点的第二包请求；及响应于所述第二包请求而跨越所述第二包化存储器链路双向地传达数据；其中所述第一包化存储器链路与所述第二包化存储器链路是分离的，但包含相同类型的链路协议及相同类型的物理接口。2.根据权利要求1所述的数据处置装置，其进一步包括以可操作方式耦合到所述数据请求者端点及所述数据处置端点中的一或多者的一或多个数据处置元件，所述一或多个数据处置元件中的每一者包括一或多个处理器及一或多个通信元件。3.根据权利要求2所述的数据处置装置，其进一步包括以可操作方式耦合于所述数据请求者端点与所述一或多个数据处置元件之间的数据缓冲器，所述数据缓冲器用于定义用于所述数据处置端点的地址空间。4.根据权利要求1到3中任一权利要求所述的数据处置装置，其中所述第一包化存储器链路及所述第二包化存储器链路两者均为混合存储器立方体链路。5.根据权利要求1到3中任一权利要求所述的数据处置装置，其中所述数据处置端点进一步经配置以用于在所述第二包化存储器链路上发起第三包请求。6.根据权利要求1到3中任一权利要求所述的数据处置装置，其中所述数据请求者端点进一步经配置以用于：在所述第一包化存储器链路上解释到所述数据请求者端点的第三包请求；及响应于所述第三包请求而跨越所述第一包化存储器链路双向地传达数据。7.根据权利要求1到3中任一权利要求所述的数据处置装置，其进一步包括：第一混合存储器立方体接口，其以可操作方式耦合到所述数据请求者端点，其中所述数据请求者端点经配置以用于向包括一或多个混合存储器立方体装置的本地存储器域发起所述第一包请求；及第二混合存储器立方体接口，其以可操作方式耦合到所述数据处置端点，其中所述数据处置端点经配置以用于解释来自以可操作方式耦合到所述一或多个混合存储器立方体装置中的至少一者的额外数据处置装置的所述第二包请求。8.根据权利要求7所述的数据处置装置，其中所述数据处置端点进一步经配置以用于响应于来自所述额外数据处置装置的所述第二包请求而传达数据。9.根据权利要求7所述的数据处置装置，其中所述数据请求者端点及所述数据处置端点中的至少一者进一步经配置以用于向额外数据处置装置发起额外包请求。10.根据权利要求7所述的数据处置装置，其中所述数据请求者...

【专利技术属性】
技术研发人员：约翰·D·莱德尔，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US