A method of etching buried layers in a rear path interconnect is disclosed. By introducing the oxide film on the metal etching process of buried layer mask to prevent etching gas on the hole or the groove is located further etching metal buried layer between copper and low k dielectric layer, so as to ensure the low k dielectric passivation layer on the surface of the buried layer metal is etched clean, but also can avoid the metal copper and the medium cavity formation.
【技术实现步骤摘要】
一种在后道互连中刻蚀埋层的方法
本专利技术涉及半导体集成电路制造工艺
,更具体地,涉及一种在后道铜互连中实现埋层刻蚀的方法。
技术介绍
随着集成电路工艺的不断发展和进步,半导体制程关键尺寸的不断缩小,芯片上互连线的截面积和线间距离持续下降。在0.13um制程以上,半导体通常采用铝作为后道连线的金属材料。而进入到90nm及其以下制程时,随着互连线层数和长度的迅速增加以及互连宽度的减小,铝连线的电阻增加,导致互连时间延迟,信号衰减及串扰增加,同时电迁移和应力效应加剧,严重影响了电路的可靠性。而金属铜具有更小的电阻率和电迁移率,因此,铜成为深亚微米时代的后道金属的首选金属材料。传统的集成电路的金属连线是以金属层的刻蚀方式来制作金属导线的,然后进行介电层的填充、介电层的化学机械抛光,重复上述工序,进而成功进行多层金属叠加。但是由于铜的干法刻蚀较为困难,刻蚀的残留物无法抽吸,所以必须采用新的镶嵌技术大马士革工艺完成铜线互连。大马士革工艺是首先在介电层上刻蚀金属导线槽,然后填充金属,再对金属进行机械抛光,重复上述工序,进而进行多层金属叠加。其中在填充金属之前,会淀积一层埋层金属Ta/TaN,作为金属铜与介质之间的粘合剂并有利于淀积铜的籽晶层。然而,采用PVD方式淀积的这层埋层不仅会淀积在金属导线槽或者通孔的侧壁,也会淀积在介质的上表面上。淀积在介质的上表面上的埋层需要在后续的工艺中被完全刻蚀干净。请参阅图1,图1为现有技术的一种在后道互连中刻蚀埋层的方法流程图。结合参阅图2-图4,图2-图4为现有技术的依据图1所示的方法在后道互连中刻蚀埋层的结构示意图。如图1所 ...
【技术保护点】
一种在后道互连中刻蚀埋层的方法,其特征在于,包括以下步骤:步骤S01:形成后道互连膜层结构,所述后道互连膜层结构由下到上依次包括低k介质层,低k介质钝化层,埋层金属层;其中,所述后道互连膜层结构中包含位于所述低k介质层和低k介质钝化层的通孔或沟槽,所述埋层金属层覆盖在所述低k介质钝化层上表面及所述通孔或沟槽的侧壁和底部,覆盖有所述埋层金属层的通孔或沟槽中填充有金属铜;步骤S02:刻蚀去除部分埋层金属,使得通孔或沟槽顶部的高出所述金属铜上表面的埋层金属被刻蚀干净;步骤S03:在所述低k介质钝化层上的所述埋层金属层上及填充有所述金属铜的通孔或沟槽的顶部和侧壁淀积一掩膜层;步骤S04:刻蚀去除所述低k介质钝化层上和所述金属铜上的掩膜层,保留通孔或沟槽内的金属埋层的顶部的掩膜;步骤S05:刻蚀去除所述低k介质钝化层表面剩余的埋层金属;步骤S06:去除通孔或沟槽内的金属埋层的顶部的掩膜。
【技术特征摘要】
1.一种在后道互连中刻蚀埋层的方法,其特征在于,包括以下步骤:步骤S01:形成后道互连膜层结构,所述后道互连膜层结构由下到上依次包括低k介质层,低k介质钝化层,埋层金属层;其中,所述后道互连膜层结构中包含位于所述低k介质层和低k介质钝化层的通孔或沟槽,所述埋层金属层覆盖在所述低k介质钝化层上表面及所述通孔或沟槽的侧壁和底部,覆盖有所述埋层金属层的通孔或沟槽中填充有金属铜;步骤S02:刻蚀去除部分埋层金属,使得通孔或沟槽顶部的高出所述金属铜上表面的埋层金属被刻蚀干净;步骤S03:在所述低k介质钝化层上的所述埋层金属层上及填充有所述金属铜的通孔或沟槽的顶部和侧壁淀积一掩膜层;步骤S04:刻蚀去除所述低k介质钝化层上和所述金属铜上的掩膜层,保留通孔或沟槽内的金属埋层的顶部的掩膜;步骤S05:刻蚀去除所述低k介质钝化层表面剩余的埋层金属;步骤S06:去除通孔或沟槽内的金属埋层的顶部的掩膜。2.根据权利要求1所述的在后道互连中刻蚀埋层的方法,其特征在于,所述步骤S03中,所述掩膜层为二氧化硅膜层或BD或BDⅡ。3.根据权利要求1或2所述的在后道互连中刻蚀埋层的方法,其特征在于,采用CVD工艺淀积所述掩膜层。4.根据权利要求1或2所述的在后道互连中刻蚀埋层的方法,其特征在于,所述掩膜层的厚度大于所述埋层金属层的初始厚度,所述掩膜...
【专利技术属性】
技术研发人员:姚嫦娲,
申请(专利权)人:上海集成电路研发中心有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。