用于互连的结构和方法技术

根据一些实施例，本发明专利技术提供了一种制造集成电路的方法。该方法包括：提供在第一介电材料层中具有第一导电部件的衬底；选择性地蚀刻第一导电部件，从而在第一导电部件上形成凹进的沟槽；在第一介电材料层上、第一导电部件上和凹进的沟槽的侧壁上形成蚀刻停止层；在蚀刻停止层上形成第二介电材料层；在第二介电材料层中形成开口；并且在第二介电材料层的开口中形成第二导电部件。第二导电部件与第一导电部件电连接。本发明专利技术实施例涉及用于互连的结构和方法。

【技术实现步骤摘要】

本专利技术实施例涉及用于互连的结构和方法。
技术介绍
在半导体技术中，可以使用光刻工艺在衬底上限定集成电路图案。利用双镶嵌工艺以形成包括垂直的互连通孔/接触件和水平的互连金属线的多层铜互连件。在双镶嵌工艺期间，采用插塞填充材料以填充入通孔(或接触件)中并且然后，回抛光该材料。但是，通孔(或接触件)由不同的光刻工艺限定并且可以造成下面的金属线和通孔之间的未对准。特别地，当半导体技术进一步向着具有较小部件尺寸(诸如，20nm、16nm或更小)的先进技术节点发展时，未对准的容许度较小并且可以造成短路、开口或其他问题。因此，本专利技术提供了一种互连结构和制造互连结构的方法以解决上述问题。
技术实现思路
根据本专利技术的一些实施例，提供了一种制造集成电路的方法，包括：提供衬底，所述衬底具有位于第一介电材料层中的第一导电部件；选择性地蚀刻所述第一导电部件，从而在所述第一导电部件上形成凹进的沟槽；在所述第一介电材料层上、在所述第一导电部件上和在所述凹进的沟槽的侧壁上形成蚀刻停止层；在所述蚀刻停止层上形成第二介电材料层；在所述第二介电材料层中形成开口；以及在所述第二介电材料层的开口中形成第二导电部件，其中，所述第二导电部件与所述第一导电部件电连接。根据本专利技术的另一些实施例，还提供了一种制造集成电路的方法，包括：提供衬底，所述衬底具有嵌入在第一介电材料层中的下面的导电部件；选择性地蚀刻所述下面的导电部件，从而在所述第一介电材料层中形成凹进的沟槽，其中，所述凹进的沟槽与所述下面的导电部件垂直地对准；在所述第一介电材料层上、在所述下面的导电部件上和在所述凹进的沟槽的侧壁上形成蚀刻停止层；在所述蚀刻停止层上形成第二介电材料层；在所述第二介电材料层上形成第一图案化的掩模，其中，所述第一图案化的掩模包括限定用于上面的导电部件的第一区域的第一开口；在所述第二介电材料层上形成第二图案化的掩模，其中，所述第二图案化的掩模包括限定用于通孔部件的第二区域的第二开口；穿过所述第二图案化的掩模的所述第二开口，对所述第二介电材料层实施第一蚀刻工艺，从而在所述第二开口内凹进所述第二介电材料层；去除所述第二图案化的掩模；穿过所述第一图案化的掩模的所述第一开口，对所述第二介电材料层实施第二蚀刻工艺，从而在所述第二介电材料层的下部中形成通孔开口并且在所述第二介电材料层的上部中形成沟槽；以及在所述沟槽和所述通孔开口中填充导电材料，从而在所述通孔开口中形成通孔部件并且在所述第二介电材料层的所述沟槽中形成上面的导电部件，其中，所述通孔部件电连接所述下面的导电部件和所述上面的导电部件。根据本专利技术的又一些实施例，还提供了一种集成电路(IC)结构，包括：第一介电材料层，位于衬底上；下面的导电部件，设置在所述第一介电材料层中并且从所述第一介电材料层的顶面凹进；蚀刻停止层，设置在所述第一介电材料层和所述下面的导电部件上，其中，所述蚀刻停止层具有与所述下面的导电部件对准的下降部分，并且所述下降部分位于所述第一介电材料层的顶面下方；第二介电材料层，设置在所述蚀刻停止层上；以及上面的导电部件，形成在所述第二介电材料层中，接合在所述下面的导电部件上并且与所述下面的导电部件电连接。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1是根据一些实施例构建的用于形成集成电路(IC)结构的方法的一个实施例的流程图。图2、图3、图4、图5、图6、图7、图8、图9和图10示出了根据一些实施例构建的通过图1的方法制造的示例性集成电路结构在各个制造阶段的截面图。图11示出了根据一些实施例的图4的集成电路结构的部分的顶视图。图12示出了根据一些实施例的通过图1的方法的集成电路结构的截面图。图13示出了根据一些实施例的集成电路结构的截面图。图14示出了根据一些实施例的通过图1的方法的集成电路结构的截面图。图15示出了根据一些实施例的集成电路结构的截面图。图16示出了根据一些实施例的通过图1的方法的集成电路结构的截面图。图17示出了根据一些实施例的集成电路结构的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。此外，本专利技术可以在各个实例中重复参考标号和字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所论述的实施例和/或结构之间的关系。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。图1是根据本专利技术的一个或多个实施例的形成集成电路的方法100的流程图。图2至图10示出了在方法100的各个制造阶段期间的示例性集成电路200的截面图。参照图1至图10以及其他附图，以下描述了方法100和示例性集成电路(IC)结构200。如图2所示，方法通过提供或接收衬底210开始于操作102。在一些实施例中，衬底210包括硅。可选地，根据一些实施例，衬底210可以包括诸如锗的其他元素半导体。在一些实施例中，衬底210额外地或可选地包括诸如碳化硅、砷化镓、砷化铟和磷化铟的化合物半导体。在一些实施例中，衬底210包括诸如硅锗、碳化硅锗、磷砷化镓和磷铟化镓的合金半导体。衬底210可以包括形成在顶面上的外延层，诸如位于块状半导体晶圆上面的外延半导体层。在一些实施例中，衬底210包括绝缘体上半导体(SOI)结构。例如，衬底可以包括通过诸如注氧隔离(SIMOX)的工艺形成的埋氧(BOX)层。在各个实施例中，衬底210包括通过诸如离子注入和/或扩散的工艺形成的各种p型掺杂区域和/或n型掺杂区域，诸如p型阱、n型阱、p型源极/漏极部件和/或n型源极/漏极部件。衬底210可以包括其他功能部件，诸如电阻器、电容器、二极管、晶体管(诸如场效应晶体管(FET))。衬底210可以包括横向隔离部件，该隔离部件被配置为分离形成在衬底210上的各个器件。衬底210还可包括多层互连(MLI)结构的部分。多层互连结构包括位于多个金属层中的金属线。在不同金属层中的金属线可以通过称为通孔部件的垂直的导电部件连接。多层互连结构还包括接触件，该接触件配置为将金属线连接至衬底210上的栅电极和/或掺杂部件。多层互连结构设计为连接各种器件部件(诸如各个p型和n型掺杂区域、栅电极和/或无源器件)以形成功能电路。仍参照图1和图2，方法100包括通过在衬底210上形成一个(或多个)下面的导电部件215的操作104。在一些实施例中，下面的导电部件215是诸如源极/漏极部件的掺杂区域。在一些实施例中，下面的导电部件215是栅电极、电容器或电阻器。在一些实施例中，下面的导电部件215是诸如金属线、通孔部件或接触部件的金属部件。在一些实施例中，下面的导电部件215包括金属线和通孔部件两者。在用于说明书的本实施例中，下面的导电部件215是位于MLI结构的一本文档来自技高网...

【技术保护点】
一种制造集成电路的方法，包括：提供衬底，所述衬底具有位于第一介电材料层中的第一导电部件；选择性地蚀刻所述第一导电部件，从而在所述第一导电部件上形成凹进的沟槽；在所述第一介电材料层上、在所述第一导电部件上和在所述凹进的沟槽的侧壁上形成蚀刻停止层；在所述蚀刻停止层上形成第二介电材料层；在所述第二介电材料层中形成开口；以及在所述第二介电材料层的开口中形成第二导电部件，其中，所述第二导电部件与所述第一导电部件电连接。

【技术特征摘要】
2015.08.19 US 14/829,8511.一种制造集成电路的方法，包括：提供衬底，所述衬底具有位于第一介电材料层中的第一导电部件；选择性地蚀刻所述第一导电部件，从而在所述第一导电部件上形成凹进的沟槽；在所述第一介电材料层上、在所述第一导电部件上和在所述凹进的沟槽的侧壁上形成蚀刻停止层；在所述蚀刻停止层上形成第二介电材料层；在所述第二介电材料层中形成开口；以及在所述第二介电材料层的开口中形成第二导电部件，其中，所述第二导电部件与所述第一导电部件电连接。2.根据权利要求1所述的方法，其中，提供所述衬底包括：在所述衬底上沉积所述第一介电材料层；在所述第一介电材料层中形成第一沟槽；在所述第一沟槽中填充金属；以及对所述金属和所述第一介电材料层实施化学机械抛光(CMP)工艺以使所述第一导电部件的顶面与所述第一介电材料层的顶面共面。3.根据权利要求2所述的方法，其中，在所述第二介电材料层中形成所述开口包括：在所述第二介电材料层上形成图案化的掩模层，其中，所述图案化的掩模层包括暴露出所述第二介电材料层的掩模开口；以及对所述第二介电材料层实施第一蚀刻工艺，从而在所述第二介电材料层中形成所述开口。4.根据权利要求1所述的方法，其中，选择性蚀刻所述第一导电部件部分地去除所述第一导电部件，从而使得所述第一导电部件具有低于所述第一介电材料层的顶面的凹进的顶面。5.根据权利要求4所述的方法，其中，所述第一导电部件包括铜；以及选择性地蚀刻所述第一导电部件包括使用选自由CH4、H2和它们的组合组成的组的蚀刻气体的干蚀刻工艺。6.根据权利要求5所述的方法，其中，选择性地蚀刻所述第一导电部件包括使用选自由CH4和Ar的混合物；CH4和N2的混合物；H2和Ar的混合物；H2和N2的混合物和它们的组合组成的组的气体的干蚀刻工艺。7.根据权利要求1所述的方法，其中，提供所述衬底包括：在所述衬底上沉积所述第一介电材料层；在所述第一介电材料层中形成第一沟槽；在所述第一沟槽中填充导电材料；以及对所述第一导电材料和所述第一介...

【专利技术属性】
技术研发人员：吕志伟，李忠儒，包天一，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71