用于形成互连结构的钝化保护的方法技术

提供了用于在互连结构中的绝缘材料中所形成的金属接线层上形成钝化保护结构的方法。在一个实施例中，用于在半导体器件的互连结构中的金属接线上形成钝化保护的方法包括：在并入多腔室处理系统的处理腔室中的基板上所形成的互连结构中的由电介质块状绝缘层界定的金属接线上选择性地形成金属覆层；在处理腔室中，在基板上原位地形成阻挡层，其中所述阻挡层是金属电介质层；以及在多腔室处理系统中，在阻挡层上形成电介质覆层。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例大体而言涉及用于形成互连结构的钝化保护的方法。更具体地，本专利技术的实施例大体而言涉及用于形成半导体器件的互连结构的钝化保护以防止过度氧化的方法。
技术介绍
可靠地生产亚半微米以及更小的特征是半导体器件的下一代超大规模集成电路(VLSI)和极大规模集成电路(ULSI)的关键技术挑战之一。然而，由于推动了电路技术的限制，VLSI和ULSI互连技术的缩小尺寸已对处理能力产生了额外需求。基板上的栅极结构的可靠形成对于VLSI和ULSI成功以及对于继续努力增加各个基板和管芯的电路密度和质量是重要的。在基板上蚀刻诸如栅极结构、浅沟槽隔离(shallowtrenchisolation；STI)、位线等结构或后端双镶嵌结构期间通常使用图案化的掩模(诸如光刻胶层)。通过使用微影工艺将具有期望临界尺寸的图案光学传送至光刻胶层来常规地制造图案化的掩模。随后，建立光刻胶层以移除光刻胶的不期望的部分，从而在剩余光刻胶中创建开口。随着集成电路部件的尺寸减小(例如，减小至深亚微米尺寸)，必须仔细选择制造此类部件所用的材料，以便获得满意的电性能等级。例如，当相邻金属互连件之间的距离和/或隔离互连件的电介质块状绝缘材料的厚度具有亚微米尺寸时，在金属互连件之间发生电容耦合的可能性高。相邻金属互连件之间的电容耦合可引发串扰和/或电阻-电容(RC)延迟，这降低集成电路的总体性能并且可使电路不可操作。为了最小化相邻金属互连件之间的电容耦合，需要低介电常数块状绝缘材料(例如，小于约4.0的介电常数)。低介电常数块状绝缘材料的示例包括二氧化硅(SiO2)、硅酸盐玻璃、氟硅酸盐玻璃(FSG)以及碳掺杂氧化硅(SiOC)等。在半导体制造工艺期间，在金属CMP工艺之后，使由电介质块状绝缘材料形成的金属接线的下层上表面暴露于空气中。在用于在暴露的金属上形成互连的后续金属化工艺之前，可在不同的真空环境之间传送基板以执行不同的处理步骤。在传送期间，基板可能不得不在工艺腔室或受控环境外驻留一段时间，这段时间被称为排队时间(queuetime)(Q时间)。在Q时间期间，基板暴露于周围环境条件中，所述环境条件包括大气压力和室温下的氧气和水。因此，遭受周围环境中的氧化条件的基板可在后续金属化工艺或互连件制造工艺以前在金属表面上累积原生氧化物或污染物。一般而言，较长的Q时间允许形成较厚的氧化层。过度的原生氧化物累积或污染物可不利地影响金属元素在后续金属化工艺期间黏着于基板表面的成核能力。此外，界面处的不良黏着也可造成不期望的高接触电阻，从而引起装置的不理想的差电属性。另外，后端互连件中的金属元素的差成核可能不但影响装置的电性能，而且影响随后形成在这些装置上的导电接触材料的集成。最近，利用含金属钝化层来覆盖在互连件中所形成的金属接线的暴露表面免受电介质块状绝缘材料的影响。含金属钝化层可最小化互连件材料中的金属接线暴露于大气/空气中，以便防止对半导体器件的损坏。此外，通常要求制造含金属钝化层所选的材料提供某种期望程度的导电性以及高防潮湿性/防污染性，以便充当界面处的良好钝化保护以及维持互连界面处的低电阻率。通过利用形成在金属接线上的此含金属钝化层，可最小化对空气/大气的暴露。然而，在一些情况中，对含金属钝化层的不适当的选择或使用可造成不足的防潮性或防扩散性，或后续等离子体工艺期间的膜劣化，从而最终导致设备故障。因此，需要一种改进的方法以形成对于最小基板氧化下的金属暴露的具有良好界面质量控制的互连件钝化保护结构。
技术实现思路
提供了用于在互连结构中的绝缘材料中所形成的金属接线层上形成钝化保护结构的方法。在一个实施例中，用于在半导体器件的互连结构中的金属接线上形成钝化保护的方法包括：在并入多腔室处理系统的处理腔室中的基板上所形成的互连结构中的由电介质块状绝缘层界定的金属接线上选择性地形成金属覆层；在处理腔室中的基板上原位地形成阻挡层，其中阻挡层是金属介电层；及在多腔室处理系统中的阻挡层上形成电介质覆层。在另一实施例中，在半导体器件的互连结构中的金属接线形成钝化保护的方法包括：在PVD处理腔室中的基板上所形成的互连结构中的由介电块状绝缘层界定的金属接线上选择性地形成金属覆层；在PVD处理腔室中，在基板上原位地形成阻挡层，其中阻挡层是金属电介质层；以及在阻挡层上形成电介质覆层。附图说明因此，为了可详细理解本专利技术的上述特征的方式，可参照实施例获得上文简要概述的本专利技术的更具体的描述，实施例中的一些在附图中示出。然而，应注意，附图仅示出本专利技术的典型实施例，且因此不应视为对本专利技术的范围的限制，因为本专利技术可允许其他同等有效的实施例。图1示出根据本专利技术的工艺腔室的一个实施例的示意性横截面视图；图2示出说明性多腔室处理系统的示意性俯视图；图3A至图3C示出根据本专利技术的一个实施例的在暴露金属接线后于顺序处理步骤期间安置在半导体基板上的钝化保护结构的横截面视图；以及图4示出根据本专利技术的一个实施例的在暴露金属接线后于顺序处理步骤期间安置在半导体基板上的钝化保护结构的横截面视图；图5示出根据本专利技术的一个实施例的在暴露金属接线后于顺序处理步骤期间安置在半导体基板上的钝化保护结构的横截面视图；以及图6A至图6B示出根据本专利技术的一个实施例的在暴露金属接线后于顺序处理步骤期间安置在半导体基板上的钝化保护结构的横截面视图。为了促进理解，在可能的情况下，已使用相同附图标记代表附图共有的相同元素。应设想，一个实施例的元素和特征可有益地并入其他实施例，而无需复述。然而，应注意，所附附图仅描绘本专利技术的示例性实施例，且因此不应视为对本专利技术的范围的限制，因为本专利技术可允许其他同等有效的实施例。具体实施方式提供了用于在半导体器件中的绝缘材料中所形成的金属接线层上形成钝化保护结构的方法。形成在金属接线上的钝化保护结构可有效率地保护金属接线避免暴露于大气中，从而基本上消除原生氧化物形成或污染的可能性，并且维持良好的界面控制。在一个实施例中，钝化保护结构可包括由含金属层制成的至少一个层。钝化保护结构可以是单个层、具有多个层的堆叠层、其上形成有处理层的单个或多个层堆叠。通过利用形成在金属接线上的适当的钝化保护结构，可在最少氧化物或污染产生的情况下维持金属接线，从而增加制造灵活性而不劣化装置性能。图1描绘根据本专利技术的一个实施例的适合于溅射沉积材料的示例性物理气相沉积(PVD)腔室100(例如，溅射工艺腔室)。适宜的PVD腔室的示例包括Plus处理腔室和SIPPVD处理腔室，两者皆可购自美国加利福尼亚州圣克拉拉市的应用材料公司(AppliedMaterials,Inc.)。应设想，可购自其他制造商的处理腔室也可适合于执行本文所描述的实施例。图1是根据一个实施例的沉积腔室100的示意性横截面视图。沉积腔室100具有界定主体105的上侧壁102、下侧壁103和盖部104，该主体105围封它的内部容积106。可在上侧壁102与下侧壁103之间安置接装板107。在沉积腔室100的内部容积106中安置基板支撑件(诸如基座108)。在下侧壁103中形成基板传送端口109以便将基板传送至内部容积106中以及从内部容积106中移出。在一个实施例中，沉积腔室100包含溅射腔室，也称为物理气相沉积(PVD)腔室，该腔室能够本文档来自技高网...

【技术保护点】
一种用于在半导体器件的互连结构中的金属接线上形成钝化保护的方法，所述方法包含以下步骤：在并入多腔室处理系统的处理腔室中，在金属接线上选择性地形成金属覆层，所述金属接线由形成在基板上的互连结构中的电介质块状绝缘层所界定；在所述处理腔室中，在所述基板上原位地形成阻挡层，其中所述阻挡层是金属电介质层；以及在所述多腔室处理系统中，在所述阻挡层上形成电介质覆层。

【技术特征摘要】
【国外来华专利技术】2014.03.07 US 14/201,7281.一种用于在半导体器件的互连结构中的金属接线上形成钝化保护的方法，所述方法包含以下步骤：在并入多腔室处理系统的处理腔室中，在金属接线上选择性地形成金属覆层，所述金属接线由形成在基板上的互连结构中的电介质块状绝缘层所界定；在所述处理腔室中，在所述基板上原位地形成阻挡层，其中所述阻挡层是金属电介质层；以及在所述多腔室处理系统中，在所述阻挡层上形成电介质覆层。2.如权利要求1所述的方法，其中在并入所述多腔室处理系统的另一处理腔室中形成所述电介质覆层。3.如权利要求1所述的方法，进一步包含以下步骤：在形成所述电介质覆层前，处理所述阻挡层以在所述阻挡层上形成经处理的层。4.如权利要求3所述的方法，其中处理所述阻挡层的步骤进一步包含以下步骤：利用含氮气体处理所述阻挡层。5.如权利要求1所述的方法，进一步包含以下步骤：在形成所述电介质覆层前，在所述阻挡层上形成电介质起始层。6.如权利要求5所述的方法，其中形成所述电介质起始层的步骤进一步包含以下步骤：形成无氧电介质层。7....

【专利技术属性】
技术研发人员：任河，M·B·奈克，曹勇，S·R·V·克萨普拉嘎达，石美仪，程亚娜，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US