互连布线配置制造技术

本公开内容的实施例涉及互连布线配置及相关技术。在一个实施例中，提供了一种装置，包括：基板；第一布线层，所述第一布线层被设置在基板上并具有第一多条迹线；以及第二布线层，所述第二布线层被设置为直接相邻于所述第一布线层并具有第二多条迹线，其中，第一多条迹线中的第一迹线的宽度大于第二多条迹线中的第二迹线的宽度。可以说明和/或要求保护其他实施例。

【技术实现步骤摘要】

本公开内容的实施例总体上涉及集成电路(IC)组件的领域，具体而言，涉及互连布线配置及相关技术。
技术介绍
推动诸如管芯之类的集成电路(IC)组件的微型化已经创建了在封装组件中的管芯之间提供密集的互连部这样的类似的推动。例如，涌现了诸如嵌入式多管芯互连桥接(EMIB)技术的中介层和桥，以在管芯或其他电气组件之间提供密集的互连布线。这种中介层和桥可以利用半导体处理(例如CMOS)技术来构成密集的互连布线部件。但这种互连布线部件会是非常有损耗和电容性的，这可以导致信号上升时间随布线长度按平方减小，并降低功率效率。例如，在一些情况下，每0.16皮法(pF)电容可以将功率效率降低多达每比特0.1皮焦耳(pJ/b)。尽管较厚的电介质材料和较低的介电常数可以有助于减轻这个效应，但这种对现有处理情形的改变是有风险的和/或代价高的。需要减小互连的电容和时间常数以实现较高信号传输速率和功率效率的其他技术。在中介层和桥中进行布线配置可以基于用于面向制造的设计(DFM)的版图设计规则，其可以促进制造并提高产量。附图说明通过以下结合附图的详细说明会易于理解实施例。为了便于说明，相似的参考标记标明相似的结构要素。在附图的图例中示例性而非限制性地示出了实施例。图1示意性地示出了根据一些实施例的示例性集成电路(IC)封装组件的横截面侧视图。图2示意性地示出了根据一些实施例的布线配置的横截面侧视图。图3示意性地示出了根据一些实施例的图2的布线配置的接地面布置
的横截面顶视图。图4示意性地示出了根据一些实施例的另一个布线配置的横截面侧视图。图5示意性地示出了根据一些实施例的又一个布线配置的横截面侧视图。图6示意性地示出了根据一些实施例的用于制造布线结构的方法的流程图。图7示意性地示出了根据一些实施例的包括本文所描述的IC封装组件的计算设备。具体实施方式本公开内容的实施例说明了互连布线配置及相关技术。在以下说明中，将使用本领域技术人员通常用于向本领域中其他技术人员表达其工作的主旨的术语来说明示例性实现方式的多个方面。但对于本领域技术人员来说，显然，本公开内容的实施例的实践可以仅借助部分所述的方面。为了解释，阐述了特定数量、材料和配置以便提供对示例性实现方式的透彻理解。但对于本领域技术人员来说，显然，本公开内容的实施例的实践可以无需这些特定细节。在其他实例中，省略或简化了公知的特征，以避免使得示例性实现方式模糊不清。在以下的详细说明中参考了附图，附图构成说明的一部分，其中，相似的参考标记在通篇中标明相似的部分，在附图中示例性地显示了可以实践本公开内容的主题的实施例。会理解，在不脱离本公开内容的范围的情况下，可以利用其他实施例，可以做出结构或逻辑变化。因此，以下的详细说明不应视为限制性意义的，实施例的范围由所附权利要求书及其等效替代来限定。对于本公开内容，短语“A和/或B”表示(A)、(B)或(A和B)。对于本公开内容，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。本说明可以使用基于透视的说明，例如顶/底、进/出、上/下等。这种说明仅仅用于便于论述，并非旨在将文本所述实施例的应用限定为任何特定
方向。说明可以使用短语“在实施例中”或“在实施例中”，其每一个都可以指代一个或多个相同或不同实施例。而且，如相对于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。本文可以使用术语“与……耦合”连同其派生词。“耦合”可以表示以下的一个或多个。“耦合”可以表示两个或多个元件直接物理或电接触。但“耦合”也可以表示两个或多个元件彼此间接接触，但仍彼此协作或相互作用，可以表示一个或多个其他元件耦合或连接在表述为彼此耦合在一起的元件之间。术语“直接耦合”可以表示两个或多个元件直接接触。在多个实施例中，短语“形成、沉积或设置在第二部件上的第一部件”可以表示在第二部件之上形成、沉积或设置第一部件，至少一部分第一部件可以与至少一部分第二部件直接接触(例如直接物理和/或电接触或者间接接触(例如在第一部件与第二部件之间具有一个或多个其他部件)。本文使用的术语“模块“可以指代部分的或包括专用集成电路(ASIC)、电子电路、芯片上系统(SoC)、执行一个或多个软件或固件程序的处理器(共享的、专用的或分组的)、和/或存储器(共享的、专用的或分组的)、组合逻辑电路、和/或提供所述功能的其他适合的组件。图1示意性地示出了根据一些实施例的示例性集成电路(IC)封装组件(下文中称为“封装组件100)的横截面侧视图。根据多个实施例，封装组件100可以包括管芯102a、102b，使用第一级互连(FLI)结构103a与封装基板104耦合，第一级互连(FLI)结构103a例如是凸块、柱或其他管芯级互连结构。封装基板104可以使用第二级互连(SLI)结构与电路板106耦合，第二级互连(SLI)结构例如是焊球108或其他适合的封装级互连结构。在所示的实施例中，管芯102a、102b以倒装芯片结构安装在封装基板104上。在其他实施例中，可以使用其他适合的技术或结构来将管芯与封装基板104耦合。在一些实施例中，封装基板104可以包括一个或多个布线结构103b(例如，导电迹线、过孔等)，以便通过包括在封装基板104的第一侧S1与第二侧S2之间的封装基板104传输管芯102a、102b的电信号。一个或多个布线结构103b可以由任何适合的导电材料构成，例如包括如铜的金属。在
一些实施例中，一个或多个布线结构103b可以被配置为在管芯102a、102b的一个或两个与封装基板104之外的例如电路板106的电器件之间传输电信号。在一些实施例中，桥互连结构(下文中称为“桥105”)可以嵌入到封装基板104中，并被配置为在管芯102a、102b之间传输电信号。例如，在一些实施例中，管芯102a、102b的每一个都可以使用FLI结构103a和/或布线结构103b与桥105耦合，FLI结构103a和/或布线结构103b与桥105的管芯触点105a耦合。例如，管芯触点105a可以包括在桥105的表面上的焊盘或迹线。桥105可以包括一个或多个布线层105b，其具有高密度电布线部件，例如设置在管芯触点105a之间的迹线或其他适合的部件，其通过桥105在管芯102a、102b之间为电信号提供电通路。例如，一个或多个布线层105b可以结合图2-5所述的实施例一致。桥105可以为电信号提供通路，电信号例如是与管芯102a、102b的操作相关的输入/输出(I/O)信号和/或电源/接地。在一些实施例中，管芯102a、102b之一可以是处理器，例如中央处理单元(CPU)，管芯102a、102b的另一个可以是存储器。在其他实施例中，管芯102a或102b可以包括或者是部分的处理器、存储器、芯片上系统(SoC)或ASIC，或者可以被配置为执行另一个适合的功能。桥105可以由各种适合材料构成，例如包括半导体材料或玻璃。在一个实施例中，桥105可以由硅构成，且可以是管芯形式的。跨过桥105从A到B的虚线可以表示横截面部分，其在图2-5的布线配置中更详细示出并说明。在一些实施例中，封装基板10本文档来自技高网...

【技术保护点】
一种装置，包括：基板；第一布线层，所述第一布线层被设置在所述基板上并具有第一多条迹线；以及第二布线层，所述第二布线层被设置为直接相邻于所述第一布线层并具有第二多条迹线，其中，所述第一多条迹线中的第一迹线的宽度大于所述第二多条迹线中的第二迹线的宽度。

【技术特征摘要】
2014.09.19 US 14/491,6931.一种装置，包括：基板；第一布线层，所述第一布线层被设置在所述基板上并具有第一多条迹线；以及第二布线层，所述第二布线层被设置为直接相邻于所述第一布线层并具有第二多条迹线，其中，所述第一多条迹线中的第一迹线的宽度大于所述第二多条迹线中的第二迹线的宽度。2.根据权利要求1所述的装置，其中，所述第一迹线被设置为直接位于所述第二迹线与所述基板之间。3.根据权利要求2所述的装置，其中，所述第一迹线通过过孔与所述第二迹线耦合。4.根据权利要求2所述的装置，其中，所述第一迹线和所述第二迹线是接地迹线。5.根据权利要求4所述的装置，其中：所述第一多条迹线中的第三迹线的宽度小于所述第二多条迹线中的第四迹线的宽度；所述第三迹线直接相邻于所述第一迹线；并且所述第四迹线直接相邻于所述第二迹线。6.根据权利要求5所述的装置，其中，所述第三迹线是虚设迹线，并且所述第四迹线是信号迹线。7.根据权利要求2所述的装置，其中，所述第一迹线是信号迹线，并且所述第二迹线是虚设迹线。8.根据权利要求7所述的装置，其中：所述第一多条迹线中的第三迹线的宽度小于所述第二多条迹线中的第四迹线的宽度；所述第三迹线直接相邻于所述第一迹线；所述第四迹线直接相邻于所述第二迹线；并且所述第三迹线和所述第四迹线是电耦合在一起的接地迹线。9.根据权利要求1所述的装置，其中：所述第一多条迹线包括第三迹线；所述第二多条迹线包括第四迹线；所述第三迹线被设置为直接位于所述第二迹线与所述半导体基板之间；并且所述第一迹线被设置为直接位于所述第四迹线与所述半导体基板之间。10.根据权利要求9所述的装置，其中：所述第二迹线和所述第三迹线是具有相同宽度的信号迹线；并且所述第一迹线和所述第四迹线是具有相同宽度的接地迹线。11.根据权利要求10所述的装置，其中，所述第二迹线和所述第三迹线被电耦合在一起，以跨所述第一布线层和第二布线层传输相同的信号。12.一种方法，包括：提供基板；在所述基板上形成第一布线层，所述第一布线层具有第一多条迹线；以及在所述第一布线层上并且直接相邻于所述第一布线层形成第二布...

【专利技术属性】
技术研发人员：钱治国，K·艾京，DW·金，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US