用于提高BEOL介电性能的硅通孔结构和方法技术

公开了改进的硅通孔(TSV)和制造方法。在半导体衬底上形成后段制程(BEOL)堆叠。在后段制程(BEOL)堆叠和半导体衬底中形成TSV腔体。共形保护层沿着BEOL堆叠设置在TSV腔体的内表面上，到达半导体衬底内的中间处。共形保护层用于在后续处理期间保护BEOL堆叠内的电介质层，从而提高集成电路质量和产品良率。

【技术实现步骤摘要】
【国外来华专利技术】用于提高BEOL介电性能的硅通孔结构和方法
本专利技术一般涉及半导体制造，更具体地，涉及改进的硅通孔和制造方法。
技术介绍
对于各种应用而言，对增大集成电路(IC)中的电路密度的要求日益增加。一种增大电路密度的技术涉及三维(3D)堆叠芯片，在该芯片中，管芯(die)一个叠一个地堆叠，以减小集成电路所需的空间或者提供在芯片之间(诸如，在逻辑芯片和存储器芯片之间)的较短的互连路径。硅通孔(TSV)技术是3D集成技术之一，可用于连接包括3D堆叠芯片模块的各种管芯。以导电材料填充的“穿通孔”在填充之后变成用作导电路径的布线，也被称为硅通孔、或TSV。因此，期望改进TSV的制造。
技术实现思路
在第一方面，本专利技术的实施例提供了一种在半导体结构中形成硅通孔(TSV)的方法，所述半导体结构包括上面设置有后段制程(BEOL)堆叠的半导体衬底，所述方法包括：在所述半导体衬底和所述后段制程(BEOL)堆叠中形成TSV腔体；对所述半导体结构执行脱气工艺；在所述BEOL堆叠上以及沿着所述TSV腔体的衬底部分的内表面沉积共形保护层，其中所述共形保护层延伸到所述TSV腔体内中间处；在所述TSV腔体中沉积绝缘氧化物层；以及用填充金属来填充所述TSV腔体。在第二方面，本专利技术的实施例提供了一种在半导体结构中形成硅通孔(TSV)的方法，所述半导体结构包括上面设置有后段制程(BEOL)堆叠的半导体衬底，所述方法包括：在所述半导体衬底和所述后段制程(BEOL)堆叠中形成TSV腔体；在所述BEOL堆叠上以及沿着所述TSV腔体的衬底部分的内表面沉积氮化硅层，其中所述氮化硅层延伸到所述TSV腔体内达大约1％至大约10％；在所述TSV腔体中沉积氧化物层；以及用填充金属来填充所述TSV腔体。在第三方面，本专利技术的实施例提供了一种半导体结构，所述半导体结构包括：硅衬底；设置在所述硅衬底上的后段制程(BEOL)堆叠，其中所述BEOL堆叠包括多个金属层和电介质层；硅通孔(TSV)腔体，其形成在所述BEOL堆叠和所述硅衬底中；共形保护层，其设置在所述BEOL堆叠的内表面上以及所述硅衬底的内表面上，到达所述TSV腔体的衬底部分内的中间处；以及填充金属，其设置在所述TSV腔体中，其中所述共形保护层设置在所述BEOL堆叠和所述填充金属之间。附图说明根据下面结合附图进行的描述，本专利技术的结构、操作和优点将变得更加清楚。这些附图旨在是示例性的，而非限制性的。为了例示的清晰，一些附图中的某些元件可被省略，或者不按比例例示。剖面图可采用“切片”或者“近视的”剖面图的形式，为了例示的清晰，省略了原本在“真实”剖面图中会看得见的某些背景线。通常，在附图的各个图中可用相似的附图标记表示相似的元件，在这种情况下，通常，最后两个有效位可以是相同的，最高有效位是附图的编号。此外，为了清晰起见，在某些附图中可省略一些附图标记。图1示出本专利技术的实施例的起始点的半导体结构。图2示出后续的形成TSV腔体的工艺步骤之后的半导体结构。图3示出后续的沉积共形保护层的工艺步骤之后的半导体结构。图4示出后续的沉积氧化物层的工艺步骤之后的半导体结构。图5示出后续的沉积额外的衬里层的工艺步骤之后的半导体结构。图6示出后续的在TSV腔体中沉积填充金属的工艺步骤之后的半导体结构。图7是指示本专利技术的实施例的工艺步骤的流程图。具体实施方式公开了改进的硅通孔(TSV)和制造方法。后段制程(BEOL)堆叠形成于半导体衬底上。TSV腔体形成于BEOL堆叠和半导体衬底中。共形保护层沿着BEOL堆叠沉积在TSV腔体的内表面上并且到达半导体衬底内的中间处。共形保护层用于在后续处理期间保护BEOL堆叠内的电介质层，从而提高集成电路质量和产品良率。图1示出本专利技术的实施例的起始点的半导体结构100。半导体结构100包括体半导体衬底102。在实施例中，衬底102包括硅衬底，诸如硅晶片。在衬底102上设置有后段制程(BEOL)堆叠104。BEOL堆叠104包括用层106、108、110和112表示的多个金属化层和电介质层。对BEOL堆叠104的描绘仅仅旨在是示例性的。实际上，BEOL堆叠104可以包括更多的电介质层、金属化层和通孔层。对于制造可靠的集成电路(IC)和保持可接受的产品良率而言，电介质层的完整性是重要的。图2示出后续的形成TSV腔体214的工艺步骤之后的半导体结构200。如之前所述的，在附图的各个图中，可用相似的附图标记表示相似的元件，在这种情况下通常最后两个有效位可以是相同的。例如，图2的半导体衬底202与图1的半导体衬底102相似。在实施例中，可以通过行业标准技术来形成TSV腔体214，这些技术可以包括图案化和光刻工艺以及之后的蚀刻工艺(诸如深反应离子蚀刻(DRIE)工艺)。TSV腔体214包括BEOL部分209和衬底部分211。结果是，TSV腔体214包括BEOL内表面205和衬底内表面207和底表面213。图3示出后续的沉积共形保护层316的工艺步骤之后的半导体结构300。在实施例中，可使用等离子体激活的共形电介质沉积来沉积共形保护层316。在沉积共形保护层316之前，可使用脱气工艺来协助从半导体结构300去除湿气。在实施例中，可以在用于沉积共形保护层316的同一沉积腔室中执行脱气工艺。在实施例中，脱气工艺可以包括使半导体结构300经受真空达预定时间段。在一些实施例中，可以在大约1托至大约10托的范围内的真空水平下执行脱气工艺。在一些实施例中，可执行脱气工艺达大约8分钟至大约12分钟的范围内的持续时间。在一些实施例中，可以在大约300摄氏度至大约400摄氏度的范围内的工艺温度执行脱气工艺。在一些实施例中，可以在大约20托至大约40托的真空水平下执行脱气工艺。在一些实施例中，可以执行脱气工艺达大约9分钟至大约11分钟的范围内的持续时间。在完成脱气工艺之后，沉积共形保护层316。在实施例中，共形保护层316可以包括SiN(氮化硅)。在其它实施例中，共形保护层316可以包括SiCN(掺杂碳的氮化硅)。在其它实施例中，共形保护层316可以包括掺杂氮或碳的氧化硅电介质膜。共形保护层316在BEOL内表面205(图2)上具有厚度T。在一些实施例中，共形保护层316具有大约10纳米至大约40纳米的范围内的厚度T。在一些实施例中，共形保护层316具有大约15纳米至大约25纳米的范围内的厚度T。共形保护层316没有一直延伸至TSV腔体314的底表面313。TSV腔体314具有宽度W。在一些实施例中，宽度W可以在大约2微米至大约6微米的范围内。TSV腔体314具有衬底部分深度D，在一些实施例中，衬底部分深度D可以在大约50微米至大约100微米的范围内。调整共形保护层沉积，使得随着共形保护层316在TSV腔体314内越来越深直至达到深度L，共形保护层316逐渐越来越薄，在深度L这点处，共形保护层316的膜是不连续的或者可忽略的。在实施例中，深度L可以在衬底部分深度D的大约1％至大约10％的范围内。因此，在实施例中，共形保护层316可以延伸到TSV腔体314的衬底部分内达大约1％至大约10％。对于下游的处理步骤而言，这是重要的。利用本专利技术的实施例，共形保护层相对早地在TSV腔体314的衬底部分内终止，简化了用于将TSV与衬底302隔离的本文档来自技高网...

【技术保护点】
一种在半导体结构中形成硅通孔TSV的方法，所述半导体结构包括上面设置有后段制程BEOL堆叠的半导体衬底，所述方法包括：在所述半导体衬底和所述后段制程BEOL堆叠中形成TSV腔体；对所述半导体结构执行脱气工艺；在所述BEOL堆叠上以及沿着所述TSV腔体的衬底部分的内表面沉积共形保护层，其中所述共形保护层延伸到所述TSV腔体内的中间处；在所述TSV腔体中沉积绝缘氧化物层；以及用填充金属来填充所述TSV腔体。

【技术特征摘要】
【国外来华专利技术】2013.09.11 US 14/023,9801.一种在半导体结构中形成硅通孔TSV的方法，所述半导体结构包括上面设置有后段制程BEOL堆叠的半导体衬底，所述方法包括：在所述半导体衬底和所述后段制程BEOL堆叠中形成TSV腔体；对所述半导体结构执行脱气工艺，其中所述脱气工艺在沉积室中执行；在所述BEOL堆叠上以及沿着所述TSV腔体的衬底部分的内表面沉积共形保护层，其中所述共形保护层使用等离子体激活的共形电介质沉积工艺来沉积，所述共形保护层延伸到所述TSV腔体内的中间处，并且所述保护层逐渐减薄至所述TSV腔体的底部以上的深度，其中在所述BEOL堆叠上沉积共形保护层是在所述沉积室中执行的；在所述共形保护层的沉积之后，在所述TSV腔体中沉积绝缘氧化物层；以及用填充金属来填充所述TSV腔体，并且其中对所述半导体结构执行脱气工艺包括：在300摄氏度至400摄氏度的范围内的工艺温度执行脱气工艺。2.根据权利要求1所述的方法，其中对所述半导体结构执行脱气工艺包括：在1托至10托的范围内的真空水平下执行脱气工艺。3.根据权利要求1所述的方法，其中对所述半导体结构执行脱气工艺包括：执行脱气工艺达8分钟至12分钟的范围内的持续时间。4.根据权利要求1所述的方法，其中沉积共形保护层包括：沉积氮化硅。5.根据权利要求1所述的方法，其中沉积共形保护层包括：沉积掺杂碳的氧化硅。6.根据权利要求1所述的方法，其中沉积共形保护层包括：沉积掺杂氮的氧化硅。7.根据权利要求1所述的方法，其中用填充金属填充所述TSV腔体包括：在所述TSV腔体中沉积铜。8.一种在半导体结构中形成硅通孔TSV的方法，所述半导体结构包括上面设置有后段制程BEOL堆叠的半导体衬底，所述方法包括：在所述半导体衬底和所述后段制程BEOL堆叠中形成TSV腔体；对所述半导体结构执行脱气工...

【专利技术属性】
技术研发人员：C·科林斯，T·L·格拉维萨贝，M·G·法罗库，TM·考，W·F·兰德斯，林友博，S·V·恩古彦，J·A·奥克莱伊，D·普里亚达尔什尼，
申请(专利权)人：格罗方德半导体股份有限公司，
类型：发明
国别省市：开曼群岛;KY