半导体器件结构中温度效应的补偿制造技术

本发明专利技术涉及半导体器件结构中温度效应的补偿。本公开提供了一种半导体器件结构，其包括：具有绝缘体上半导体(SOI)区和混合区的衬底，其中，SOI区和混合区被至少一个隔离结构隔开，该SOI区由设置在衬底材料之上的半导体层形成，并且掩埋绝缘材料被插入在半导体层和衬底材料之间；设置在SOI区中的半导体器件，该半导体器件包括栅极结构和与该栅极结构相邻形成的源极区和漏极区；以及设置在混合区中的二极管结构，该二极管结构包括掺杂有第一导电类型的掺杂挤的阱区和嵌入在混合区中的阱区中的掺杂有第二导电类型的掺杂剂的阱部分。

Compensation of temperature effect in semiconductor device structure

The invention relates to the compensation of the temperature effect in the structure of a semiconductor device. The invention provides a semiconductor device structure is provided which includes a semiconductor on insulator (SOI) substrate, and mixed areas in which SOI area and mixed area by at least one isolation structure separated from the SOI region is formed in a semiconductor layer is arranged on the substrate, and the buried insulating material is inserted in between the semiconductor layer and the substrate material; setting of semiconductor devices in the SOI section, the semiconductor device includes a gate structure and form and the gate structure adjacent to the source region and the drain region; and arranged in the mixing zone of the diode in the structure, the two transistor structure includes doped with the first conductivity type doped wells and embedded squeeze wells in the mixing zone in doped with a dopant of a second conductivity type wells part.

【技术实现步骤摘要】
半导体器件结构中温度效应的补偿
本公开通常涉及半导体器件结构，更具体地，涉及能够对SOI技术中的半导体器件的温度效应进行补偿的半导体器件结构。
技术介绍
在现代电子装置中，在不断扩展的应用领域中集成电路(IC)具有广泛的应用。特别地，对于具有高性能和低能耗的电子设备的增加移动性的需求驱动了越来越多的紧凑型设备的开发，紧凑型设备具有尺寸甚至达到深亚微米领域范围的特征；更多的现在的半导体技术更适合制造尺寸在10nm量级的结构。IC表示一组电子电路元件集成在通常是硅的半导体材料上，可以使IC比由独立电路组件组成的分立电路更小。大多数现在的IC通过使用多个电路元件来实现，集成在具有给定表面积的半导体衬底上的诸如场效应晶体管(FET)，也称为金属氧化物半导体场效应晶体管(MOSFET或简单为MOS晶体管)，以及诸如电阻器和电容器的无源元件。通常，现在的集成电路涉及在半导体衬底上形成的数百万个单个电路元件。FET或MOSFET的基本功能是电子开关元件的基本功能，其中，通过两个接触区域(被称为源极和漏极)之间的沟道区的电流由栅极电极控制，该栅极电极设置在沟道区之上并且向其施加相对于源极和漏极的电压。具体地，在向栅极电极施加超过特征电压电平的电压时，MOSFET的导电状态发生变化，特征电压电平(通常称为“阈值电压”)且以下称为“Vt”表征MOSFET的开关特性。通常，Vt非常依赖于晶体管的特性(例如，材料、尺寸等)，以使得所需Vt的实现涉及制造过程中的多个调节和微调步骤。随着在深亚微米领域(目前在22nm以及超过22nm)的越来越小的技术节点的不断缩放，出现了各种问题和挑战。例如，MOS晶体管的沟道的电导率的精确控制难以在非常小的工艺几何形状下保持。由于MOSFET的开关特性是以MOSFET的阈值电压(Vt)为特征，在整个半导体器件的制造过程中，阈值电压(Vt)的限定和控制的精确设定对于实现半导体器件结构的最佳功耗和性能是至关重要的。通常，存在控制阈值电压(Vt)的主要代表独立因素的几个因素，诸如栅极氧化物厚度、栅极的功函数以及沟道掺杂。将半导体器件缩放到更先进的技术节点导致了先进的半导体器件的更快的开关和更高的电流驱动特性，但以降低的噪声容限、增加的漏电流和增加的功率为代价。目前，现在最通常的数字集成电路采用CMOS技术，其速度快且提供高的电路密度和每栅极的低功率。有时称为CMOS器件或“互补对称金属氧化物半导体”器件利用互补且对称的P型和N型MOSFET对。CMOS器件的两个重要特征是CMOS器件的高抗噪性和低静态功耗，因为CMOS器件中的互补MOSFET的串联组合在导通和截止状态之间切换期间只会瞬间产生显着的功率，因为CMOS器件的一个晶体管始终处于截止状态。因此，CMOS器件不会产生与其他形式的半导体器件(例如，晶体管-晶体管逻辑(TTL)或NMOS逻辑器件)一样多的余热，其它形式的半导体器件即使在不改变状态时通常也具有一定的驻流(standingcurrent)。在目前的CMOS技术中，标准晶体管和IO器件具有相同的高k电介质和金属电极，而与标准器件相比，IO器件的SiO2氧化物更厚。通常，通过SOI技术制造的MOSFET是半导体器件(MOSFET)，其中，在绝缘体层(例如，掩埋氧化物(BOX)层)上形成诸如硅、锗或硅锗的半导体层(有时称为有源层)，该半导体层又形成在半导体衬底上。通常，存在两种类型的SOI器件：PDSOI(部分耗尽的SOI)和FDSOI(完全耗尽的SOI)MOSFET。例如，在N型PDSOIMOSFET中，夹在栅极氧化物(GOX)和掩埋氧化物(BOX)之间的P型膜太大，使得耗尽区不能覆盖整个P区。因此，在一定程度上，PDSOI器件表现为体MOSFET。在FDSOI器件中，耗尽区覆盖整个半导体层。由于FDSOI技术中的GOX比体支持较少的耗尽电荷，因此在完全耗尽的半导体层中会出现反型电荷的增加，从而导致更高的切换速度。在最近尝试提供满足功率/性能目标的简单方法时，建议对SOI器件(例如，在FDSOI器件中)进行背偏置。在此，背偏置包括刚好在目标半导体器件的BOX之下施加电压。在这样做时，改变了半导体器件的静电控制并移动了阈值电压，以增加的漏电流(正向背偏置(FBB))为代价来获得更多的驱动电流(因此，具有更高的性能)或以降低性能为代价来切断漏电流。虽然在平面FDSOI技术中的背偏置与体CMOS技术中所实现的体偏置某种程度上相似，但它在可能应用的偏置的效率的级别方面提供了许多关键优点。例如，可以基于逐块以动态方式利用背偏置。它可以用于在该块需要最大峰值性能的有限时段期间提升性能。它还可用于在有限性能不是问题的时段期间切断泄漏。在典型的低电压应用中，FET器件的Vt为大约0.2V。在低待机功率/低泄露应用中，FET器件的电源电压可以在0.8V-1.1V的范围内。当温度变化时，Vt变化并且观察到Vt在大约0.8mV/K范围内变化。将半导体器件暴露于变化温度，Vt可能受到这种温度变化引起的不可接受的变化。例如，假设FET器件可以在例如-5℃至+125℃之间的温度范围内操作，可以预期Vt的偏差高达40％或更高的量级。鉴于上述情况，期望提供一种半导体器件结构，该半导体器件结构能够对半导体器件的温度效应进行补偿，该半导体器件包括在28nm及以上的先进技术节点的在SOI技术背景下的半导体器件结构，诸如FDSOI器件。
技术实现思路
以下呈现本公开的简要概述，以便提供对本专利技术的某些方面的基本理解。该概述并非本专利技术的详尽内容。它不意在识别本专利技术的关键或关键要素或描述本专利技术的范围。它的唯一目的是以简化的形式呈现一些概念，作为稍后讨论的更详细描述的序言。本公开在一个方面提供了一种半导体器件结构。根据本公开的一些说明性实施例，半导体器件结构包括：具有绝缘体上半导体(SOI)区和混合区的衬底，其中，SOI区和混合区被至少一个隔离结构隔开，该SOI区由设置在衬底材料之上的半导体层形成，并且掩埋绝缘材料被插入在该半导体层和该衬底材料之间；设置在该SOI区中的半导体器件，该半导体器件包括栅极结构以及与栅极结构相邻形成的源极区和漏极区；以及设置在混合区中的二极管结构，该二极管结构包括掺杂有第一导电类型的掺杂剂的阱区和掺杂有与第一导电性相反的第二导电类型的掺杂剂的阱部分，该阱部分嵌入到混合区中的阱区中，其中，阱区在SOI区和混合区之上的衬底材料内延伸，并且被配置为用作到半导体器件的背栅极。根据在此的一些特定的说明性实施例，二极管结构可以被配置为使得阱部分是二极管结构的基极。附图说明通过参考结合附图的以下描述可以理解本公开，其中，相同的参考标记表示相同的元件，其中：图1以横截面图示意性示出了根据本公开的一些示例性实施例的半导体器件结构；图2示意性示出了图1中的半导体器件结构的俯视图；图3示意性示出了根据本公开的一些说明性实施例的半导体器件结构的电路图；图4示意性示出了根据本公开的一些其它说明性实施例的半导体器件结构。虽然在此公开的主题允许各种修改和替代形式的限制，但是其特定实施例已经在附图中通过示例的方式示出，并在此详细描述。然而，应当理解，在此对特定实施例的描述并不旨在将本专利技术限制于所公开的特定形式，相反地，本专利技术涵盖本文档来自技高网...

【技术保护点】
一种半导体器件结构，包括：具有绝缘体上半导体(SOI)区和混合区的衬底，其中，所述SOI区和所述混合区被至少一个隔离结构隔开，所述SOI区由设置在衬底材料之上的半导体层形成，以及掩埋绝缘材料被插入在所述半导体层和所述衬底材料之间；设置在所述SOI区中的半导体器件，所述半导体器件包括栅极结构以及与所述栅极结构相邻形成的源极区和漏极区；以及设置在所述混合区中的二极管结构，所述二极管结构包括掺杂有第一导电类型的掺杂剂的阱区和掺杂有与所述第一导电类型相反的第二导电类型的掺杂剂的阱部分，所述阱部分嵌入在所述混合区中的所述阱区中，其中，所述阱区在所述SOI区和所述混合区中的所述衬底材料内延伸并且被配置为用作所述半导体器件的背栅极。

【技术特征摘要】
2016.08.12 US 15/2352561.一种半导体器件结构，包括：具有绝缘体上半导体(SOI)区和混合区的衬底，其中，所述SOI区和所述混合区被至少一个隔离结构隔开，所述SOI区由设置在衬底材料之上的半导体层形成，以及掩埋绝缘材料被插入在所述半导体层和所述衬底材料之间；设置在所述SOI区中的半导体器件，所述半导体器件包括栅极结构以及与所述栅极结构相邻形成的源极区和漏极区；以及设置在所述混合区中的二极管结构，所述二极管结构包括掺杂有第一导电类型的掺杂剂的阱区和掺杂有与所述第一导电类型相反的第二导电类型的掺杂剂的阱部分，所述阱部分嵌入在所述混合区中的所述阱区中，其中，所述阱区在所述SOI区和所述混合区中的所述衬底材料内延伸并且被配置为用作所述半导体器件的背栅极。2.根据权利要求1所述的半导体器件结构，还包括耦合到所述二极管结构的电源电路装置，所述电源电路装置包括第一电源线、第二电源线和可调电阻器，所述可调电阻器设置在所述二极管结构与所述第一电源线和所述第二电源线中的一个之间。3.根据权利要求1所述的半导体器件结构，其中，所述第一导电类型包括P型掺杂，其中，所述阱区中的掺杂剂的浓度低于所述阱部分中的掺杂剂的浓度。4.根据权利要求3所述的半导体器件结构，其中，所述阱区中的掺杂剂的所述浓度小于大约1018/cm3，其中，所述阱部分掺杂有浓度大于大约1018/cm3的N型掺杂剂。5.根据权利要求3所述的半导体器件结构，其中，所述源极区和所述漏极区由掺杂有所述N型掺杂剂的凸起的源极区和漏极区形成。6.根据权利要求3所述的半导体器件结构，其中，所述第一电源线是Vdd线以及所述第二电源线接地。7.根据权利要求6所述的半导体器件结构，其中，所述阱区连接到所述第一电源线，并且所述阱部分耦合到所述第二电源线。8.根据权利要求3所述的半导体器件结构，其中...

【专利技术属性】
技术研发人员：J·福尔，
申请(专利权)人：格罗方德半导体股份有限公司，
类型：发明
国别省市：开曼群岛,KY