使用无监督机器学习的自动全芯片设计空间采样制造技术

本发明专利技术涉及使用无监督机器学习的自动全芯片设计空间采样。一种示例性方法包括：读取作为要分析的当前布局的布局；将当前布局分割为n个子布局，其中n是正整数，以使每个子布局适合预定存储器；对子布局中的每一者执行聚类步骤，包括扫描各个子布局的特征并将每个子布局转换为定义各个图案的特征向量组，搜索每组特征向量的具有预定聚类参数的聚类，以及从每个聚类中选择图案的m个特征表示，其中m是正整数；将n个子布局中的每一者的特征表示合并成新的单个布局；搜索为各个子布局发现的特征表示的具有预定聚类参数的聚类；从每个聚类中选择图案的M个特征表示，其中M是正整数；以及输出图案的特征表示。

【技术实现步骤摘要】
使用无监督机器学习的自动全芯片设计空间采样
一般而言，本公开涉及集成电路的制造，更具体地说，本专利技术涉及用于光刻工艺的光掩模的创建。
技术介绍
集成电路通常包括大量的电路元件，其中具体包括场效应晶体管。可能存在于集成电路中的其它类型的电路元件包括电容器、二极管和电阻器。集成电路中的电路元件可以通过例如借助镶嵌技术在介电材料中形成的导电金属线进行电连接。导电金属线可以设置在多个互连层中，该多个互连层在其中或其上形成有电路元件的衬底上彼此堆叠。不同互连层中的金属线可以通过被金属填充的接触过孔而彼此电连接。由于现代集成电路的复杂性，在集成电路的设计中，通常采用自动设计技术。集成电路的设计通常采用多个步骤。这些步骤可以包括限定集成电路的功能的用户规范的创建。用户规范可以是用于寄存器传输级描述的创建的基础，该寄存器传输级描述根据硬件寄存器之间的信号流和在这些信号上执行的逻辑运算来建模集成电路的模型。然后可以将集成电路的寄存器传输级描述用于集成电路的物理设计，其中集成电路的布局被创建。由此创建的布局可以是形成光掩模的基础，该光掩模可用于通过光刻工艺在集成电路的制造中图案化材料。在光刻工艺中，将光掩模图案投射到设置在半导体结构上的光致抗蚀剂层上。光致抗蚀剂的部分被用于将光掩模图案投射到光致抗蚀剂上的辐射照射。不照射光致抗蚀剂的其它部分，其中光致抗蚀剂被照射的部分和光致抗蚀剂的未被照射的部分的图案取决于设置在光掩模上的印刷特征的图案。之后，可以对光致抗蚀剂进行显影。取决于使用负性光致抗蚀剂还是正性光致抗蚀剂，在显影过程中，将光致抗蚀剂的未被照射的部分或被照射的部分溶解在显影剂中，从而将其从半导体结构中去除。之后，可以使用保留在半导体结构上的光致抗蚀剂的部分作为光致抗蚀剂蚀刻掩模来执行用于图案化半导体结构的工艺，其具体地可以包括一个或多个蚀刻工艺。由此，可以在半导体结构上形成根据所创建的集成电路布局的特征。在半导体结构中形成小的特征时，可以采用分辨率增强技术。这些可以包括光学邻近校正(OPC)、离轴照明(OAI)、亚分辨率辅助特征(SRAF)或相移掩模(PSM)。然而，这些技术不能完全消除光刻热点，例如捏挤(pinching)(即，违反最小宽度条件)或桥接(违反最小距离条件)。已经表明，这样的热点可能依赖于图案。尽管存在这些问题，但是一般地对于制造工艺的开发和维护，具体地对于OPC组件和方法，对可能的设计选项的充分的设计采样和理解是基本的。以下列表给出了一些绝对需要充分设计空间采样的领域：(1)用于过程变更验证和监测的位置选择；(2)用于光刻照明优化的位置选择；(3)用于模型构建和验证的位置选择；(4)用于SRAF和OPC配方优化的位置选择；以及(5)发现与其它项非常不同的设计点，即，发现异常。用于分辨率增强技术(RET)和/或OPC开发或制造过程监测的公知的位置选择策略可能依赖于：(i)人工分析设计。然而，这种方法可能不全面，太泛泛，并且远离当今制造工艺的需要的现实。(ii)设计规则检查(DRC)和/或光学规则检查(ORC)的结果。然而，这种方法很难适用于采样。这种方法通常只解决最坏情况方案。它通常与模型精度进行卷积。此外，需要许多所使用的基础模型的现有知识，以及针对DRC的假设等。(iii)个别设计工程师在设计空间方面的经验。然而，这种方法似乎很难重复。引入系统错误的风险相当高。此外，可能不确定是否可以找到最佳选择。(iv)图像参数空间分析。这种方法通常仅涵盖光学，它需要诸如模型、位置等的输入，其必须在使用某种其它方法被预先选择之后进入分析。(v)最后，也可以考虑在硬件中发现的故障。然而，这通常来得过迟，并且可能是不可接受的昂贵。(vi)诸如支持向量机(SVM)、神经网络、回归模型、主成分分析等的算法。这些方法通常需要对弱点/热点的先验知识来训练这些算法，另外这些方法通常不适用于大数据库。例如，关于使用这些算法，通常很难(如果不是不可能)对具有109甚至更多图案的大的布局分类。事实上，以下估计表明这个限制可能会更低。通常，计算复杂度约为：O(n2)-O(n3)。然而，图案布局的数量通常会作为n2增长。因此，在一个点上的大于105的数据集几乎不可行。鉴于上述问题，本公开提供了一种替代方法。本公开披露了可应用于半导体制造中的采样全芯片物理设计布局的方法。
技术实现思路
以下给出本专利技术的简化摘要，以提供对本专利技术的某些方面的基本理解。此摘要并非本专利技术的详尽概述。它并非旨在识别本专利技术的关键或核心要素或描绘本专利技术的范围。其唯一目的是要以简化的形式呈现一些概念，作为稍后讨论的更详细描述的序言。此处公开的示例性方法包括以下方法，该方法包括：(i)读取作为要分析的当前布局的布局；(ii)将所述当前布局分割为n个子布局，其中n是大于或等于1的正整数，以使每个子布局适合预定存储器；(iii)对所述子布局中的每一者执行聚类步骤，包括：(a)扫描各个子布局的特征并将每个子布局转换为定义各个图案的特征向量组；(b)搜索每组特征向量的具有预定聚类参数的聚类；以及(c)从每个聚类中选择图案的m个特征表示，其中m是大于或等于1的正整数；(iv)将所述n个子布局中的每一者的所述特征表示合并成新的单个布局；(v)如果步骤(iv)中的所述新的单个布局不适合所述预定存储器，则将所述新的单个布局分配为所述当前布局并继续步骤(ii)；(vi)搜索为各个子布局发现的所述特征表示的具有预定聚类参数的聚类；(vii)从每个聚类中选择图案的M个特征表示，其中M是大于或等于1的正整数；以及(viii)输出所述图案的特征表示。此外，公开了一种在包括多个机器的计算机系统上运行的计算机实现的方法。在一个示例性实施例中，所述计算机实现的方法可以包括：(i)读取来自外部存储存储器的作为要分析的当前布局的布局；(ii)将所述当前布局分割为n个子布局，其中n是大于或等于1的正整数，以使每个子布局适合单个机器的预定存储器；(iii)对所述子布局中的每一者执行聚类步骤，包括：(a)扫描各个子布局的特征并将每个子布局转换成定义各个图案的特征向量组；(b)搜索每组特征向量的具有预定聚类参数的聚类；以及(c)从每个聚类中选择图案的m个特征表示，其中m是大于或等于1的正整数；(iv)将所述n个子布局中的每一者的所述特征表示合并成新的单个布局；(v)如果步骤(iv)中的新的单个布局不适合所述单个机器的所述预定存储器，则将所述新的单个布局分配为所述当前布局并继续步骤(ii)；(vi)搜索为各个子布局发现的所述特征表示的具有预定聚类参数的聚类；(vii)从每个聚类中选择图案的M个特征表示，其中M是大于或等于1的正整数；以及(viii)将所述图案的特征表示输出到布局文件。所公开的方法还可以包括无监督机器学习(UML)方法。因此，可以在具有很少甚至没有先验知识的情况下分析要被探索和被发现的数据集。这些方法能够分析整个芯片的布局。此外，这些方法可以应用于任何层。附图说明通过结合附图参考以下描述，可以理解本公开，其中相同的参考标号表示相同的元件，并且其中：图1示意性地示例出将布局分割为多个子布局；图2象征性地示出包括布局数据的分割、聚类、合并的迭代序列；图3示意性地示出使用一个例子提取特征；图4示意性本文档来自技高网...

【技术保护点】
一种方法，包括：(i)读取作为要分析的当前布局的布局；(ii)将所述当前布局分割为n个子布局，其中n是大于或等于1的正整数，以使每个子布局适合预定存储器；(iii)对所述子布局中的每一者执行聚类步骤，包括：(a)扫描各个子布局的特征并将每个子布局转换成定义各个图案的特征向量组；(b)搜索每组特征向量的具有预定聚类参数的聚类；以及(c)从每个聚类中选择图案的m个特征表示，其中m是大于或等于1的正整数；(iv)将所述n个子布局中的每一者的所述特征表示合并成新的单个布局；(v)如果步骤(iv)中的所述新的单个布局不适合所述预定存储器，则将所述新的单个布局分配为所述当前布局并继续步骤(ii)；(vi)搜索为各个子布局发现的所述特征表示的具有预定聚类参数的聚类；(vii)从每个聚类中选择图案的M个特征表示，其中M是大于或等于1的正整数；以及(viii)输出所述图案的特征表示。

【技术特征摘要】
2016.08.10 US 15/2332321.一种方法，包括：(i)读取作为要分析的当前布局的布局；(ii)将所述当前布局分割为n个子布局，其中n是大于或等于1的正整数，以使每个子布局适合预定存储器；(iii)对所述子布局中的每一者执行聚类步骤，包括：(a)扫描各个子布局的特征并将每个子布局转换成定义各个图案的特征向量组；(b)搜索每组特征向量的具有预定聚类参数的聚类；以及(c)从每个聚类中选择图案的m个特征表示，其中m是大于或等于1的正整数；(iv)将所述n个子布局中的每一者的所述特征表示合并成新的单个布局；(v)如果步骤(iv)中的所述新的单个布局不适合所述预定存储器，则将所述新的单个布局分配为所述当前布局并继续步骤(ii)；(vi)搜索为各个子布局发现的所述特征表示的具有预定聚类参数的聚类；(vii)从每个聚类中选择图案的M个特征表示，其中M是大于或等于1的正整数；以及(viii)输出所述图案的特征表示。2.根据权利要求1所述的方法，进一步包括将所述图案的特征表示的所述输出用于确定工艺变化、监视光学邻近校正性能监视以及控制光学邻近校正开发中的至少一者。3.根据权利要求1所述的方法，其中所述n个子布局全部具有相同的大小。4.根据权利要求1所述的方法，其中所述特征包括距离、角度、各个子组件的面积、覆盖面积和包围中的一者或多者。5.根据权利要求1所述的方法，其中，如果所述要分析的布局包括过孔状层，则各个图案以过孔为中心；其中以过孔为中心的特征向量X具有格式X＝(A0,{A1,D1},{A2,D2}…{An,Dn})，其中A0表示过孔本身的面积，{Ax,Dx}对分别表示相邻过孔的面积/到相邻过孔的距离，其按升序排列。6.根据权利要求1所述的方法，其中所述聚类步骤将各个特征向量分配给相应的聚类。7.根据权利要求1所述的方法，进一步包括将特征表示可视化为库和/或位置列表的步骤，其中所述各个图案的坐标被保存到所述位置列表中。8.根据权利要求1所述的方法，其中所述聚类步骤包括计算各个子布局的所有数据之间的不相似性。9.根据权利要求1所述的方法，其中所述聚类步骤包括计算从每个对象到与该对象间隔一个对象的对象的距离。10.根据权利要求9所...

【专利技术属性】
技术研发人员：A·路提，
申请(专利权)人：格罗方德半导体股份有限公司，
类型：发明
国别省市：开曼群岛,KY