半导体结构及其形成方法技术

一种半导体结构及其形成方法，所述方法包括：提供包括第一区域和第二区域的基底；在第一区域基底中形成阱区；在第二区域基底中形成漂移区；图形化基底，形成衬底以及凸出于衬底的鳍部，包括位于第一区域和第二区域交界处的第一鳍部，以及位于第二区域的第二鳍部，在与鳍部延伸方向相垂直的方向上，第二鳍部的宽度尺寸值大于第一鳍部的宽度尺寸值；在第一鳍部表面形成位于第一区域和第二区域交界处的栅极结构；在栅极结构一侧第一鳍部内形成源极、另一侧第二鳍部内形成漏极。本发明专利技术使第二鳍部的宽度尺寸值大于第一鳍部的宽度尺寸值，器件导通时电流流经第二鳍部的横截面面积增大，从而加快电流流出的速度，增强释放静电的能力。

Semiconductor structure and its formation method

A semiconductor structure and forming method thereof, the method includes providing a substrate including a first region and a second region; a well region is formed in the first region in the substrate; forming a drift region in the second areas of the substrate; patterned substrate, substrate and formed protruding from the substrate includes a first fin, the fin is located in a first region and a second at the junction of the area, and is located in the second regions of second fin, in the vertical direction and the direction of extension of the fin width, fin width of the second dimension is greater than the first fin portion; a gate structure is formed in a first region and a second region at the junction in the first fin surface is formed on the gate structure; one side of the first fin in the source, the other side of the second fin formed in the drain. The width value of the second fin is larger than the width value of the first fin. When the device is turned on, the cross section area of the current flowing through the second fin part increases, so as to accelerate the speed of the current outflow and enhance the ability of releasing the static electricity.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着半导体芯片的运用越来越广泛，导致半导体芯片受到静电损伤的因素也越来越多。在现有的芯片设计中，常采用静电放电(ESD，ElectrostaticDischarge)保护电路以减少芯片损伤。现有的静电放电保护电路的设计和应用包括：栅接地的N型场效应晶体管(GateGroundedNMOS，简称GGNMOS)保护电路、可控硅(SiliconControlledRectifier，简称SCR)保护电路、横向双扩散场效应晶体管(LateralDoubleDiffusedMOSFET，简称LDMOS)保护电路、双极结型晶体管(BipolarJunctionTransistor，简称BJT)保护电路等。其中，LDMOS由于能承受更高的击穿电压而被广泛运用于ESD保护。随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。平面LDMOS已无法满足技术需求，逐渐开始向具有更高功效的三维立体式的晶体管过渡，如引入鳍式场效应晶体管。但是，即使在LDMOS中引入了鳍式场效应晶体管，现有技术的半导体器件的电学性能依旧较差。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区域和第二区域；在所述第一区域的基底中形成阱区，所述阱区内具有第一掺杂离子；在所述第二区域的基底中形成漂移区，所述漂移区内具有第二掺杂离子，且所述第二掺杂离子类型与所述第一掺杂离子类型不同；图形化所述基底，形成衬底以及凸出于所述衬底的鳍部，所述鳍部包括位于所述第一区域和第二区域交界处的第一鳍部，以及位于所述第二区域的第二鳍部，在与所述鳍部延伸方向相垂直的方向上，所述第二鳍部的宽度尺寸值大于所述第一鳍部的宽度尺寸值；其中，位于所述第一区域的第一鳍部为第一鳍部第一部分，位于所述第二区域的第一鳍部为第一鳍部第二部分；形成位于所述第一区域和第二区域交界处的栅极结构，所述栅极结构覆盖所述第一鳍部的部分顶部表面，以及所述第一鳍部第二部分的部分侧壁表面；在所述栅极结构一侧的第一鳍部第一部分内形成源极，在所述栅极结构另一侧的第二鳍部内形成漏极，所述源极和漏极内具有第三掺杂离子，且所述第三掺杂离子与所述第二掺杂离子类型相同。相应的，本专利技术还提供一种半导体结构，包括：基底，包括衬底以及凸出于所述衬底的鳍部，所述基底包括第一区域和第二区域，所述鳍部包括位于所述第一区域和第二区域交界处的第一鳍部，以及位于所述第二区域的第二鳍部，在与所述鳍部延伸方向相垂直的方向上，所述第二鳍部的宽度尺寸值大于所述第一鳍部的宽度尺寸值；其中，位于所述第一区域的第一鳍部为第一鳍部第一部分，位于所述第二区域的第一鳍部为第一鳍部第二部分；阱区，位于所述第一区域的基底内，所述阱区内具有第一掺杂离子；漂移区，位于所述第二区域的基底内，所述漂移区内具有第二掺杂离子，且所述第二掺杂离子类型与所述第一掺杂离子类型不同；栅极结构，位于所述第一区域和第二区域的交界处，且覆盖所述第一鳍部的部分顶部表面，以及所述第一鳍部第二部分的部分侧壁表面；源极，位于所述栅极结构一侧的第一鳍部第一部分内，且所述源极位于所述阱区内，所述源极内具有第三掺杂离子；漏极，位于所述栅极结构另一侧的第二鳍部内，且所述漏极位于所述漂移区内，所述漏极内具有第三掺杂离子。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术在与所述鳍部延伸方向相垂直的方向上，使用于形成漏极的第二鳍部的宽度尺寸值，大于用于形成源极的第一鳍部的宽度尺寸值，即所述第二鳍部的宽度尺寸较大，因此朝向所述第一鳍部第一部分的第二鳍部的横截面面积也相应增加。当器件导通时，电流通过朝向所述第一鳍部第一部分的第二鳍部的横截面流出，由于所述横截面的面积增大了，因此可以加快器件电流流出的速度，从而可以增强释放静电的能力，进而优化半导体器件的电学性能。本专利技术提供一种半导体结构，在与所述鳍部延伸方向相垂直的方向上，用于形成漏极的第二鳍部的宽度尺寸值，大于用于形成源极的第一鳍部的宽度尺寸值，即所述第二鳍部的宽度尺寸较大，因此朝向所述第一鳍部第一部分的第二鳍部的横截面面积较大。当器件导通时，电流通过朝向所述第一鳍部第一部分的第二鳍部的横截面流出，由于所述横截面的面积较大，因此可以加快器件电流流出的速度，从而可以增强释放静电的能力，进而优化半导体器件的电学性能。附图说明图1和图2是一种半导体结构的结构示意图；图3至图21是本专利技术半导体结构的形成方法一实施例中各步骤对应结构示意图。具体实施方式由
技术介绍
可知，现有技术的半导体器件的电性能较差。结合参考图1和图2，示出了一种半导体结构的结构示意图，其中，图1为所述半导体结构的俯视图，图2是图1沿AA1方向的剖面结构示意图。所述半导体结构包括：衬底100、凸出于所述衬底100的鳍部，其中，所述衬底100包括第一区域I，以及与所述第一区域I相邻的第二区域II，位于所述第一区域I和第二区域II交界处的鳍部为第一鳍部101，位于所述第二区域II的鳍部为第二鳍部102；阱区112，位于所述第一区域I的鳍部和衬底100内；漂移区111，位于所述第二区域II的鳍部和衬底100内；栅极结构104，所述栅极结构104覆盖所述第一鳍部101的部分侧壁表面和顶部表面，且横跨所述第一区域I和第二区域II；源区121，位于所述栅极结构104一侧的第一鳍部101内；漏区122，位于所述栅极结构104另一侧的第二鳍部102内。以所述半导体结构为N型半导体结构为例，所述源区121、漏区122和漂移区111内掺杂的离子类型为N型，所述阱区112内掺杂的离子类型为P型。所述阱区112与漂移区111交界处形成PN结。所述漂移区111、阱区112和源区121构成NPN双极结型晶体管。当静电放电时，由静电产生的大电压被施加于所述漏区122，从而使所述漂移区111和阱区112构成的PN结发生击穿，进而使得由所述漂移区111、阱区112和源区121构成的NPN双极结型晶体管发生导通；也就说，从所述漏区122至所述源区121产生通路，用于释放静电，从而起到保护电路的作用。但是电流I(如图1所示)经所述第二鳍部102朝向所述第一鳍部101的横截面S(如图1所示)流出，由于在与所述第二鳍部102延伸方向相垂直的方向上，所述第二鳍部102的宽度尺寸较小，相应的，每根第二鳍部102的横截面S的面积较小，因此，所述半导体结构释放静电的速度被所述第二鳍部102的横截面S所限制；当电流I过大而来不及释放时，静电荷容易在所述第二鳍部102附近发生聚集，从而导致器件被烧坏。为了解决所述技术问题，本专利技术在与所述鳍部延伸方向相垂直的方向上，使用于形成漏极的第二鳍部的宽度尺寸值，大于用于形成源极的第一鳍部的宽度尺寸值，即所述第二鳍部的宽度尺寸较大，因此朝向所述第一鳍部第一部分的第二鳍部的横截面面积也相应增加。当器件导通时，电流通过朝向所述第一鳍部第一部分的第二鳍部的横截面流出，由于所述横截面的面积增大了，因此可以加快器件电流流出的速度，从而可以增强释放静电的能力，进而优化半导体器件的电学性能。为使本发本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区域和第二区域；在所述第一区域的基底中形成阱区，所述阱区内具有第一掺杂离子；在所述第二区域的基底中形成漂移区，所述漂移区内具有第二掺杂离子，且所述第二掺杂离子类型与所述第一掺杂离子类型不同；图形化所述基底，形成衬底以及凸出于所述衬底的鳍部，所述鳍部包括位于所述第一区域和第二区域交界处的第一鳍部，以及位于所述第二区域的第二鳍部，在与所述鳍部延伸方向相垂直的方向上，所述第二鳍部的宽度尺寸值大于所述第一鳍部的宽度尺寸值；其中，位于所述第一区域的第一鳍部为第一鳍部第一部分，位于所述第二区域的第一鳍部为第一鳍部第二部分；形成位于所述第一区域和第二区域交界处的栅极结构，所述栅极结构覆盖所述第一鳍部的部分顶部表面，以及所述第一鳍部第二部分的部分侧壁表面；在所述栅极结构一侧的第一鳍部第一部分内形成源极，在所述栅极结构另一侧的第二鳍部内形成漏极，所述源极和漏极内具有第三掺杂离子，且所述第三掺杂离子与所述第二掺杂离子类型相同。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区域和第二区域；在所述第一区域的基底中形成阱区，所述阱区内具有第一掺杂离子；在所述第二区域的基底中形成漂移区，所述漂移区内具有第二掺杂离子，且所述第二掺杂离子类型与所述第一掺杂离子类型不同；图形化所述基底，形成衬底以及凸出于所述衬底的鳍部，所述鳍部包括位于所述第一区域和第二区域交界处的第一鳍部，以及位于所述第二区域的第二鳍部，在与所述鳍部延伸方向相垂直的方向上，所述第二鳍部的宽度尺寸值大于所述第一鳍部的宽度尺寸值；其中，位于所述第一区域的第一鳍部为第一鳍部第一部分，位于所述第二区域的第一鳍部为第一鳍部第二部分；形成位于所述第一区域和第二区域交界处的栅极结构，所述栅极结构覆盖所述第一鳍部的部分顶部表面，以及所述第一鳍部第二部分的部分侧壁表面；在所述栅极结构一侧的第一鳍部第一部分内形成源极，在所述栅极结构另一侧的第二鳍部内形成漏极，所述源极和漏极内具有第三掺杂离子，且所述第三掺杂离子与所述第二掺杂离子类型相同。2.如权利要求1所述的半导体结构的形成方法，其特征在于，图形化所述基底，形成衬底以及凸出于所述衬底的鳍部的步骤包括：刻蚀所述基底，形成衬底以及凸出于所述衬底的初始鳍部，所述初始鳍部包括位于所述第一区域和第二区域交界处的第一初始鳍部，以及位于所述第二区域的第二初始鳍部；在所述第二初始鳍部的侧壁上形成保护层；形成所述保护层后，在所述初始鳍部之间的衬底上形成隔离结构；形成所述隔离结构的过程对所述初始鳍部进行氧化处理；氧化后的第一初始鳍部为第一鳍部；覆盖有所述保护层的第二初始鳍部为第二鳍部。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述保护层的材料为氮化硅、氮氧化硅、富硅氧化硅或无定形硅。4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为至5.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述第二初始鳍部的侧壁上形成保护层后，在所述衬底上形成隔离结构之前，所述形成方法还包括：在所述第一初始鳍部的侧壁上形成牺牲层。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述保护层还覆盖于所述第二初始鳍部的顶部表面；在所述衬底上形成隔离结构之前，形成所述牺牲层的步骤中，所述牺牲层覆盖所述第一区域衬底和第一初始鳍部，以及第二区域衬底和保护层。7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为氧化硅、富硅氧化硅或无定型硅。8.如权利要求5所述的半导体结构的形成方法，其特征在于，所述牺牲层的厚度为至9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域和第二区域为相邻区域；所述阱区和漂移区相接触，所述第一鳍部覆盖第一区域和第二区域交界处的部...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31