用于保护电压调节装置免受静电放电的电路和方法制造方法及图纸

本申请涉及用于保护电压调节装置免受静电放电的电路和方法。一种集成电路，包括调节装置(2)和控制装置(3)，该调节装置包括连接在两个端子(B1，B2)之间的仅一个晶体管(21)或一组并联的若干晶体管，该控制装置被配置成用于当出现由静电放电产生的脉冲时使该调节装置(2)未激活，不管这两个端子(B1，B2)之间的所述放电的流动方向如何。

Circuit and method for protecting voltage regulator from electrostatic discharge

The application relates to a circuit and method for protecting a voltage regulator from an electrostatic discharge. An integrated circuit comprises a regulating device (2) and a control device (3), the adjusting device comprises a connection in the two terminals (B1, B2) only one transistor (21) between the number of transistors or a group of parallel, the control device is configured to appear when the pulse generated by the electrostatic discharge the adjusting device (2) is not active, no matter which of the two terminals (B1, B2) to the flow direction of the discharge between the.

【技术实现步骤摘要】
用于保护电压调节装置免受静电放电的电路和方法
本专利技术的实现方式和实施例涉及电子设备，并且尤其涉及旨在保护部件免受静电放电(ESD)的电子设备。
技术介绍
在微电子领域中，静电放电可能贯穿集成电路整个寿命出现，并且是关于此集成电路的可靠性的实际问题以及故障的主要原因。具体地，在电路的制造阶段过程中，当带有静电的人处理电路时可能产生静电放电。当与部件接触时，静电从人的身体放电到集成电路中并且可能将其损坏。静电放电一般导致或多或少显著的且或多或少短暂的尖峰电流。某些类型的集成电路(例如包括天线的射频集成电路)包括连接至天线的端子的调节设备，提供用于限制在电路正常运行时可能出现的可能的电压浪涌。常规地，这些调节电路包括若干晶体管，这些晶体管当天线端子两端的电压超过某个阈值时变为导通。因此，对天线端子的阻抗进行修改，并且吸收电压浪涌。然而，必要的是，当静电放电出现时这些晶体管保持阻断，因为所产生的电流过高而不能够穿过晶体管而不对其造成损坏。使用若干晶体管尤其意味着这些晶体管中不管哪一个都可能取决于接收静电放电的端子而被阻断，由此提供对设备的对称保护。然而，从表面尺寸的观点来看，使用若干晶体管存在缺点。因此，在此提出减小这个尺寸。
技术实现思路
根据一个方面，提出了一种集成电路，该集成电路包括第一端子和第二端子、连接在这两个端子之间的处理装置、被配置成用于调节这两个端子之间的电压的电压调节装置、被配置成用于在当该集成电路没有通电时出现静电放电的情况下保护该处理装置的保护装置、以及被配置成用于在当该集成电路没有通电时出现静电放电的情况下使该调节装置未激活的控制装置。根据此方面的一般特征，该调节装置包括连接在这两个端子之间的仅一个晶体管或一组并联的若干晶体管。此外，该控制装置被配置成用于当出现静电放电时使该调节装置未激活，不管由所述静电放电在这两个端子之间引起的脉冲的流动方向如何。换言之，在此提出了一种电路，该电路具有减小的表面尺寸并且其调节装置被对称地保护免受静电放电。根据一个实施例，该控制装置连接至该调节晶体管的栅极并且被配置成用于：当出现从该第一端子流向该第二端子的静电放电时将该调节晶体管的栅极连接至该第二端子，并且当出现从该第二端子流向该第一端子的静电放电时将该调节晶体管的栅极连接至该第一端子。因此，该调节晶体管的栅极连接至该电路的没有接收静电放电并因此充当基准电压或等效接地的端子，由此具有阻断该调节晶体管的效果。该保护装置可以包括保护电路和触发电路，该触发电路能够在存在静电放电时触发该保护电路，并且该控制装置可以包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，这四个晶体管串联安装在该第一端子与该第二端子之间，该第一晶体管其栅极连接至该第二端子并且其电极之一连接至该第一端子，该第二晶体管和该第三晶体管其对应的栅极连接至该触发电路并且各自具有连接至该调节晶体管的栅极的电极，并且该第四晶体管其栅极连接至该第一端子并且其电极之一连接至该第二端子。该集成电路CI还可以包括比较装置，该比较装置被配置成用于在存在电压浪涌时激活该调节装置，并且电阻可以串联安装在该比较装置与该一个或多个调节晶体管的栅极之间。这具有进一步改善控制装置的有效性的效果。根据第二方面，提出了一种非接触式设备，该非接触式设备包括如之前描述的集成电路以及连接至该第一端子和该第二端子的天线。该设备可以是芯片卡、识别标记，或者可以集成在例如蜂窝移动电话或平板计算机的无线通信设备中。附图说明本专利技术的其他优点和特征将通过检查完全非限制性实现方式和实施例的详细说明书以及附图而变得更清楚，在附图中：-图1至图4展示了本专利技术的实施例。具体实施方式图1示意性地展示了从电气观点着眼的根据本专利技术的示例集成电路CI。电路CI在这种情况下是连接至天线ANT的射频识别(RFID)电路，该天线被配置成用于采集外部电磁信号并通过感应将其转换为电信号。天线ANT经由第一端子B1和第二端子B2连接至电路CI。集成电路CI尤其包括Graetz桥11，该Graetz桥常规地包括以桥安排来安装的第一二极管D1、第二二极管D2、第三二极管D3和第四二极管D4。该Graetz桥常规地被配置成用于对天线中感应的交流电进行整流。第二二极管D2和第四二极管D4的阴极连接至第一桥端子V+，并且第一二极管D1和第三二极管D3的阳极连接至第二桥端子V-。在此，第二桥端子V-是用于运行中的集成电路CI的浮动接地。被配置成用于对由天线采集的信号进行处理的处理装置1连接在第一桥端子V+与第二天线端子B2之间。处理装置1常规地包括诸如逻辑电路和/或微控制器的部件。当集成电路CI运行时，天线ANT有可能经受特别强烈的电磁场，能够在天线ANT中产生电流、或电流浪涌，从而能够损坏处理装置1。因此，为了限制这些电流浪涌效应，集成电路CI包括连接在这两个天线端子B1与B2之间的调节装置2。在此，调节装置2有利地包括单个调节晶体管21，在这种情况下是NMOS晶体管。应注意到的是，图1在这种情况下示意性地展示了调节晶体管21。实际上，调节晶体管21可以包括一组并联连接的若干晶体管。比较装置CMP在这种情况下连接在调节晶体管21的栅极与第一桥端子V+之间。比较装置CMP被配置成用于将第一桥端子V+上的电势与基准电势V基准进行比较，并且如果第一桥端子V+上的电势超过基准电势值，则将第一控制信号S1发送至调节晶体管21的栅极，以便将其置于导通状态。在此，比较装置是通过CMOS比较器实现的，该CMOS比较器常规地包括连接至第一桥端子V+的第一输入端E1、被配置成用于接收基准电势V基准的第二输入端E2、以及连接至调节晶体管21的栅极的输出端S。因此，在天线ANT的端子处的阻抗增加，由此具有减小端子B1与B2之间的电压的效果。处理装置1的部件因此被保护免于电压浪涌。当集成电路CI未运行时(典型地在制造过程中)，该集成电路有可能被带有静电的操作员处理，从而当例如与天线ANT接触时可能引起静电放电。在那种情况下，静电放电导致在端子B1与B2之间特别强的电流脉冲。这可以例如当放电从第一端子B1朝第二端子B2发生时(在这种情况下第二端子B2充当电路CI的等效接地)被称为正向放电，并且当放电从第二端子B2朝第一端子B1发生时(在这种情况下第一端子B1充当电路CI的等效接地)被称为负向放电。静电放电通过较短的事件持续时间并且通过所产生的较高强度电流而与常规的电流浪涌区分开。因此，一方面必须将调节晶体管21保持在阻断状态下，以便防止其被感应电流脉冲损坏，而另一方面必须转移由静电放电感应的电流，以便使其不穿过处理装置1。为此目的，集成电路CI包括控制装置3，并且保护装置MP包括触发电路4和保护电路5。触发电路4被配置成用于检测静电放电的出现，不管其在这两个端子B1与B2之间的流动方向如何，并且在必要时将第二控制信号S2发送至控制装置3和保护电路5。触发电路4可以常规地包括阻容电路。保护电路5在这种情况下包括保护晶体管51，该保护晶体管连接在第一桥端子V+与第二桥端子V-之间，并且该保护晶体管的栅极连接至触发电路4。还可以想到具有包括多个晶闸管的保护电路5。应注意的是，实际上，保护晶体管51可以是一组并联连接的多个晶体管，并且保护晶体管51比调本文档来自技高网...

【技术保护点】
一种集成电路，所述集成电路包括第一端子(B1)和第二端子(B2)、连接在所述两个端子(B1，B2)之间的处理装置(1)、被配置成用于调节所述两个端子(B1，B2)之间的电压的电压调节装置(2)、被配置成用于在当所述集成电路没有通电时出现静电放电的情况下保护所述处理装置(1)的保护装置(MP)、以及被配置成用于在当所述集成电路没有通电时出现静电放电的情况下使所述调节装置(2)未激活的控制装置(3)，其特征在于，所述调节装置(2)包括连接在所述两个端子(B1，B2)之间的仅一个晶体管(21)或一组并联的若干晶体管，并且所述控制装置(3)被配置成用于当出现静电放电时使所述调节装置(2)未激活，不管由所述静电放电在所述两个端子(B1，B2)之间引起的脉冲的流动方向如何。

【技术特征摘要】
2016.08.04 FR 16575691.一种集成电路，所述集成电路包括第一端子(B1)和第二端子(B2)、连接在所述两个端子(B1，B2)之间的处理装置(1)、被配置成用于调节所述两个端子(B1，B2)之间的电压的电压调节装置(2)、被配置成用于在当所述集成电路没有通电时出现静电放电的情况下保护所述处理装置(1)的保护装置(MP)、以及被配置成用于在当所述集成电路没有通电时出现静电放电的情况下使所述调节装置(2)未激活的控制装置(3)，其特征在于，所述调节装置(2)包括连接在所述两个端子(B1，B2)之间的仅一个晶体管(21)或一组并联的若干晶体管，并且所述控制装置(3)被配置成用于当出现静电放电时使所述调节装置(2)未激活，不管由所述静电放电在所述两个端子(B1，B2)之间引起的脉冲的流动方向如何。2.根据权利要求1所述的电路，其中，所述控制装置(3)连接至所述调节晶体管(2)的栅极并且被配置成用于：当出现从所述第一端子(B1)流向所述第二端子(B2)的静电放电时将所述调节晶体管(2)的栅极连接至所述第二端子(B2)，并且当出现从所述第二端子(B2)流向所述第一端子(B1)的静电放电时将所述调节晶体管的栅极连接至所述第一端子(B...

【专利技术属性】
技术研发人员：N·德曼吉，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国,FR