【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及电子元件的静电放电(ESD)保护，更具体地，涉及半导体组件 和集成电路的ESD保护。
技术介绍
目前的电子设备，尤其是半导体(SC)设备和集成电路(IC)存在由于静电放电 (ESD)事件引起损害的危险。众所周知，通过人或机器或两者同时由于操作SC设备和 IC产生的静电放电会产生过电压。因此，通常会在SC设备和IC的输入/输出(I/O)和 其他端子之间提供ESD箝位器(电压限制设备)。图1是电路20的简化的示意图，其中ESD箝位器21设置在SC设备或IC的输 入/输出(I/O)端子22和地或公共端子23之间，以保护芯片上的其他设备，也就是说， 保护同样连接到I/O端子22和公共(例如，“GND” )端子23的电路核心24。I/O端 子22更加通常被称为“第一端子” 22并且除了输入和输出之外还包括其他功能，GND 端子23更加通常被称为“第二端子” 23并且除了连接到公共端子或参考电位或总线之外 还包括其他功能。ESD箝位器21中的稳压二极管符号21’象征性地表示ESD箝位器21 的功能为限制跨电路核心24的电压，不考虑外部端子22、23上出现的...
【技术保护点】
一种包括有静电放电（ＥＳＤ）箝位器的电子设备，所述箝位器连接在被包括于所述电子设备中的被保护的半导体设备或集成电路的第一和第二端子之间，所述电子设备包括： 具有源极、漏极、栅极和体的第一ＥＳＤ晶体管，其中所述第一ＥＳＤ晶体管的所述源极连接到所述第二端子并且所述第一ＥＳＤ晶体管的所述漏极连接到所述第一端子； 连接在所述第一ＥＳＤ晶体管的所述栅极和所述源极之间的第一电阻； 连接在所述第一ＥＳＤ晶体管的所述体和所述源极之间的第二电阻；和 具有源极、漏极和栅极的第一和第二控制晶体管，其中所述第一控制晶体管的所述源极和所述漏极与所述第一电阻并联连接并且所述第一控制晶体管的所述...
【技术特征摘要】
【国外来华专利技术】US 2008-4-30 12/112,2091.一种包括有静电放电(ESD)箝位器的电子设备，所述箝位器连接在被包括于所述 电子设备中的被保护的半导体设备或集成电路的第一和第二端子之间，所述电子设备包 括具有源极、漏极、栅极和体的第一 ESD晶体管，其中所述第一 ESD晶体管的所述源 极连接到所述第二端子并且所述第一 ESD晶体管的所述漏极连接到所述第一端子； 连接在所述第一 ESD晶体管的所述栅极和所述源极之间的第一电阻； 连接在所述第一 ESD晶体管的所述体和所述源极之间的第二电阻；和 具有源极、漏极和栅极的第一和第二控制晶体管，其中所述第一控制晶体管的所述 源极和所述漏极与所述第一电阻并联连接并且所述第一控制晶体管的所述栅极用来连接 到第一偏置电压，并且所述第二控制晶体管的所述源极和所述漏极与所述第二电阻并联 连接并且所述第二控制晶体管的所述栅极用来连接到第二偏置电压。2.根据权利要求1的电子设备，进一步包括具有源极、漏极、栅极和体的第二 ESD晶体管，其中所述第二 ESD晶体管的所述源 极和所述漏极串联连接在所述第一 ESD晶体管的所述源极和所述第二端子之间； 连接在所述第二 ESD晶体管的所述栅极和所述源极之间的第三电阻； 连接在所述第二 ESD晶体管的所述体和所述源极之间的第四电阻； 具有源极、漏极和栅极的第三和第四控制晶体管，其中所述第三控制晶体管的所述 源极和所述漏极与所述第三电阻并联连接并且所述第三控制晶体管的所述栅极用来连接 到第三偏置电压，所述第四控制晶体管的所述源极和所述漏极与所述第四电阻并联连接 并且所述第四控制晶体管的所述栅极用来连接到第四偏置电压。3.根据权利要求2的电子设备，其中所述第二ESD晶体管的所述漏极连接到所述第 一 ESD晶体管的所述源极。4.根据权利要求2的电子设备，其中所述第二ESD晶体管的所述源极连接到所述第 一 ESD晶体管的所述源极。5.根据权利要求1的电子设备，其中所述第一和所述第二偏置电压由Vdd获得，其中 Vdd是所述被保护的半导体设备或集成电路的主电源干线电压。6.根据权利要求1的电子设备，进一步包括位于所述第一和第二偏置电压的电源与所 述第一和第二控制晶体管的所述栅极之间的一个或多个低通滤波器。7.根据权利要求6的电子设备，其中所述第一和第二偏置电压由公共电源获得，并且 在所述公共电源与所述第一和第二控制晶体管的所述栅极之间提供单个低通滤波器。8.根据权利要求6的电子设备，其中所述一个或多个低通滤波器基本上使频率低于大 约800兆赫的信号通过，并且基本上衰减高于大约800兆赫的信号。9.根据权利要求6的电子设备，其中所述一个或多个低通滤波器包括 具有跨接所述滤波器的输入的第一和第二端子的第一电容；具有跨接所述滤波器的输出的第一和第二端子的第二电容； 连接所述第一和第二电容的所述第一端子的另一个电阻。10.根据权利要求6的电子设备，其中所述一个或多个低通滤波器每一个均具有输入 端子和输出端子，并且所述滤波器包括具有第一和第二端子的电容，其中所述电容的所述第一或第二端子中的一个连接到所述滤波器的所述输入或输出端子中的一个；和另一个电阻，所述另一个电阻将所述电容的所述第一或第二端子中的另一个连接到 所述滤波器的所述输入或输出端子中的另一个。11.根据权利要求1的电子设备，其中所述第一偏置电压低于所述第一控制晶体管的 栅极击穿电压，所述第二偏置电压低于所述第二控制晶体管的栅极击穿电压。12.—种在其中具有级联的静电放电(ESD)箝位器的电子组件，所述箝位器连接在被 包括于所述电子组件中的被保护的半导体设备或集成电路的第一和第二端子之间，所述 电子组件包括至少第一和第二串联连接的ESD箝位器级，每个ESD箝位器级包括 具有源极、漏极、栅极和体触点的ESD晶体管；连接在所述ESD晶体管的所述栅极触点和所述源极触点之间的第一电阻； 连接在所述ESD晶体管的所述体触点和所述源极触点之间的第二电阻； 具有源极、漏极和栅极触点的第一控制晶体管，其中所述第一控制晶体管的所述源 极触点...
【专利技术属性】
技术研发人员：詹姆斯D惠特菲尔德，蔡伊安吉尔，阿比亚特戈亚尔，詹柔英，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。