本发明专利技术提供一种晶体振荡装置以及半导体装置，能够充分地适用低负载电容值对应的晶体振子。例如，在布线基板PCB上，配置振荡输入信号XIN用的布线图案LN_XIN和振荡输出信号XOUT用的布线图案LN_XOUT，在其之间的区域中配置接地电源电压VSS用的布线图案LN_VSS1b。在LN_XIN与LN_XOUT之间连接晶体振子XTAL，将成为其负载电容的电容Cg、Cd的一端与LN_VSS1b连接。进而，以包围这些布线图案的方式，配置VSS用的布线图案LN_VSS1a，而且，在下层中也配置VSS用的布线图案LN_VSSn。由此，能够实现XIN节点与XOUT节点之间的寄生电容降低、该节点的噪声耐性提高等。
【技术实现步骤摘要】
本专利技术涉及晶体振荡装置以及与晶体振荡器连接的半导体装置，特别涉及适用于以32kHz为代表的低频用的晶体振荡装置以及与晶体振荡器连接的半导体装置而有用的技术。
技术介绍
例如，在专利文献1中，公开了如下结构为了低功耗化，通过分别插入到逆变器电路的电源电压侧和接地电源电压侧的电流源，对晶体振荡电路中的逆变器电路中流过的电流进行控制。另外，在专利文献2中，公开了如下结构在晶体振荡电路中，除了在负载电容中应用可变电容以外，还使得能够经由电压变换电路可变地设定逆变器电路的电源电压，从而扩大了振荡频率的可变范围。进而，在专利文献3中，公开了如下结构在多层基板上安装的包括负载电容、晶体振子等的晶体振荡器中，将与该负载电容、晶体振子等的安装区域对置的内层部分设为空。由此，可以大幅降低图案间等的静电电容的影响，防止振荡频率等大幅偏离设计值。专利文献1 日本特开2001-274627号公报专利文献2 日本特开2006-135739号公报专利文献3 日本特开平10-22734号公报
技术实现思路
例如，在以微型计算机(微型机)为代表的各种电子设备中，通常，搭载了用于实现时钟功能的晶体振荡装置。晶体振荡装置大多通过电池等蓄电池而动作，要求高精度和特别低功耗化等。为了使晶体振荡装置低功耗化，使用和与小的负载电容值(CL值)对应的低CL值对应的晶体振子是有益的。图30是示出一般的晶体振荡装置的结构例的电路图。 图31是示出作为本专利技术的前提研究的振荡电路部的配置例的概略图。图30所示的晶体振荡装置由半导体封装PKGx、成为其外装部件的晶体振子XTAL、 电容Cd、Cg、以及限制用的电阻Rd等构成。Rd还可以省略。在PKGx内的半导体芯片中，形成了包括逆变器电路(反转逻辑电路或者负性电阻生成电路)IV、和连接于其输入(XIN)与输出(XOUT)之间的高电阻的反馈电阻Rf的振荡电路部OSCBK。XTAL连接于XIN与XOUT 之间，Cg连接于XIN与接地电源电压GND之间，Cd连接于XOUT与GND之间。通过这样的结构，在XOUT中生成例如振荡频率32kHz等的振荡信号。另外，如图31所示，例如，为了使得在OSCBK内的GND (VSS)与上述外装部件的GND 之间不产生差，在PKfoC的电源端子(VCC、VSS)的附近，配置了半导体封装PKfoc内的振荡电路部0SCBK。在所谓白色家电等中使用的低端微型机中，外部端子数少，所以只存在1组电源对(VCC和VSS)的情况较多。在该情况下，为了使由于布线电阻引起的电压降低IR_Drop 成为最小，电源对设置于边的正中间。为此，OSCBK也会设置于边的正中间附近。在此，上述负载电容值(CL值)是指，从晶体振子XTAL观察的等价电容值。在图30的情况下，如果忽略各种寄生电容，则CL值相当于Cg与Cd的串联连接的电容值。一般广泛普及的晶体振子的CL值是12. 5pF(称为标准CL值)，在该情况下，加上实际的寄生电容而使用分别具有10 20pF等的值的Cd、Cg。另一方面，近年来，开发出了与3 7pF等的低CL值对应的XTAL，在该情况下，需要分别具有2 SpF等的值的Cd、Cgo如果使用这样的低CL值对应的XTAL，则在充分确保了振荡余量的状态下能够减小向Cd、Cg等的充放电电流，所以能实现低功耗化。但是，另一方面，发现相比于使用标准CL值的情况，例如，在 (1)芯片、布线基板的寄生电容、O)噪声耐性等的观点上需要充分注意。首先，关于(1)芯片、布线基板的寄生电容，例如，如果寄生电容变大，则需要相应地电容值变小的负载电容(Cd、Cg)，但现实上恐怕难以得到这样的小的外装负载电容。特别是，在图31所述那样的低端微型机等中，外部端子数少且其信号分配的自由度也低，所以外部端子间的寄生电容也有可能成为问题。另外，越是低的CL值，电容值变动时的频率灵敏度越高，所以有可能伴随寄生电容的偏差而在振荡动作中产生问题。另外，在使用了标准CL值的情况下，即使在存在例如1 3pF左右的寄生电容的情况下，也能够通过Cd、Cg 的值的调整而充分地补偿寄生电容，并且频率灵敏度低，所以即使各电容值的精度稍微低， 也不会产生大的问题。其次，关于(2)噪声耐性，伴随低功耗化而对负载电容(CcUCg)进行充放电的电流变小，所以晶体振荡装置整体针对噪声变得更敏感。另外，图30的外部端子(XIN、X0UT)中的EMC(Electromagnetic Compatibility，电磁兼容性)的对策也变得更重要。进而，关于电源噪声，如图31中的说明，特别是在只存在1组电源对那样的情况下，芯片内部、布线基板上的电源的波动有可能对附近的振荡电路部OSCBK造成影响。因此，例如期望通过端子配置、布线基板图案、或者芯片内布局等的最佳化来进行充分的噪声对策。图32是示出作为本专利技术的前提而研究了的晶体振荡装置中其布线基板的布局结构例的概略图。在图32中，在布线基板PCBx上安装了半导体封装PKGx、晶体振子XTAL、 电容Cg、Cd、以及电阻Rd，它们在PCBx上适当连接。PKfoc具备包括振荡输入信号XIN用、 振荡输出信号XOUT用、接地电源电压VSS用、规定的信号XX用的多个外部端子PN。在此， PN(XIN)和PN(XOUT)邻接地配置。PN(XIN)与PCBx上的布线图案LN_XIN连接，PN(XOUT) 经由Rd连接到PCBx上的布线图案LN_X0UT。LN_XIN和LN_X0UT隔开间隔而延伸以使得不会相互带来噪声。另外，来自与PN(XIN)邻接的PN(XX)的布线图案LN_XX朝向与LN_XIN 的延伸方向正交的方向延伸以使得尽可能不与LN_XIN并行前进。XTAL连接于LN_XIN与LN_X0UT之间，Cg的一端与LN_XIN连接，Cd的一端与LN_ XOUT连接。PN(VSS)与PCBx上的布线图案LN_VSSla连接，LN_VSSla以包围上述XTAL、Cg、 Cd、LN_XIN、LN_XOUT的形成区域或者安装区域的方式，大致环状地配置。但是，LN_VSSla的末端以不完全形成环的方式成为开放状态。Cg、Cd的另一端与该LN_VSSla分别连接。通过使用这样的环状的LN_VSSla，能够抑制前述XTAL、Cg、Cd、LN_IN、LN_X0UT的区域与其外部之间的噪声的传达。另外，该区域的下层(中层)部分成为空。这是为了特别降低LN_ XIN、LN_X0UT与下层(中层)之间的寄生电容等。该图32的布局结构例是关注到上述寄生电容、噪声的观点的程度。但是，特别是在使用低CL值对应的晶体振子的情况下，发现在图32的布局结构例中，无法说充分，还需要更多的办法。本专利技术是鉴于这样的情况而完成的，其目的之一为提供一种能够充分应用低负载电容值对应的晶体振子的晶体振荡装置。另外，本专利技术者等除了上述布局的观点以外还从电路的观点进行了研究。图50 是示出一般的晶体振荡装置的结构例的电路图。图50所示的晶体振荡装置由半导体封装 PKGx、成为其外装部件的晶体振子XTAL、电容Cd、Cg、以及限制用的电阻Rd等构成。还可以省略Rd。在PKGx内的半导体芯片中，形成了包括逆变器电路(反转逻辑电路或者负性电阻生成电路)IVo、和连接于其输入(X本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：小泽治，堀口真志，奥田裕一，安在亮人，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。