用以增加通孔刻蚀率的光图案法制造技术

本发明专利技术提供具有多个大型通孔(例如是位于接合衬垫之下)的半导体元件，以增加通孔的开口区域比例、增加通孔刻蚀率、并避免金属层间介电层碎裂及对集成电路造成损害。通孔被定义为位于金属层间介电层中介于被隔离的一导电底基层及一导电顶部层之间的一大型开口区域。本发明专利技术还提供了具有大型通孔的半导体元件的制造方法。

【技术实现步骤摘要】

本专利技术一般是有关于用以增加通孔刻蚀率的一光图案方法，以及通过此制造方法所制作的半导体元件。特别是，本专利技术是有关于用于制作具有大型通孔且增加通孔刻蚀率的半导体元件的制造方法，以及通过此制造方法所制作的具有大型通孔的半导体元件。
技术介绍
半导体元件的微型化的提升持续着重于半导体元件的结构整体性的重要性。类似地，半导体元件的制造的提升持续着重于制造速率的效率及制造成本的重要性，特别是在制造愈来愈小的半导体元件使复杂性增加的情况。制造者需要高合格率、最小化的成本、及可靠性的半导体元件，用于测试使用功能以及安装。刻蚀图案的增加的复杂度(例如是用于衬垫之下的通孔的阵列图案)，以及造成不同形状(例如是相比于正方形的薄矩形(skinny rectangles))与刻蚀尺寸(大与小)的刻蚀率的差异的刻蚀负荷效应(loading effect)，必须纳入评估。举例而言，传统的位于衬垫之下的通孔的布局(layout)(例如是用于测试或安装半导体元件)，是具有相同间隔与相同尺寸的矩正图案，如此使得负荷效应下降，却降低刻蚀率。图1是此种位于衬垫之下的传统通孔的一范例，具有相同尺寸及相同间隔密度的矩本文档来自技高网...

【技术保护点】
一种半导体元件，其特征在于，包括：一导电底基层；一金属层间介电层，配置于该导电底基层之上，其中该金属层间介电层与该导电底基层定义一通孔，该通孔通过该金属层间介电层环绕，其中该通孔包括一导电通孔材料，该导电通孔材料接触于该导电底基层的一部分；以及一导电顶部层，配置于该金属层间介电层及该导电通孔材料上，其中接触于该导电通孔材料的该导电底基层的该部分隔离于该导电底基层的多个邻近部分，及其中接触于该导电通孔材料的该导电底基层的该部分大于该通孔，借此在接触于该导电通孔材料的该导电底基层的该部分之上提供一金属层间介电层边界于整个该通孔的周围。

【技术特征摘要】
2015.06.16 US 14/741,0871.一种半导体元件，其特征在于，包括：一导电底基层；一金属层间介电层，配置于该导电底基层之上，其中该金属层间介电层与该导电底基层定义一通孔，该通孔通过该金属层间介电层环绕，其中该通孔包括一导电通孔材料，该导电通孔材料接触于该导电底基层的一部分；以及一导电顶部层，配置于该金属层间介电层及该导电通孔材料上，其中接触于该导电通孔材料的该导电底基层的该部分隔离于该导电底基层的多个邻近部分，及其中接触于该导电通孔材料的该导电底基层的该部分大于该通孔，借此在接触于该导电通孔材料的该导电底基层的该部分之上提供一金属层间介电层边界于整个该通孔的周围。2.根据权利要求1所述的半导体元件，其中，当该通孔的尺寸大于400平方微米时，接触于该导电通孔材料的该导电底基层的该部分隔离于该导电底基层的该些邻近部分至少0.5微米。3.根据权利要求1所述的半导体元件，其中，当该通孔的尺寸是大于400平方微米时，接触于该导电通孔材料的该导电底基层的该部分之上的整个该通孔的周围的该金属层间介电层边界，于该通孔周围至少0.1微米。4.根据权利要求1所述的半导体元件，其中该通孔的长度介于10微米至20微米之间，或者该通孔的宽度介于10微米至20微米之间。5.根据权利要求1所述的半导体元件，其中该通孔的开口区域比例(open area ratio)大于90％。6.一种具有一通孔的半导体元件的制作方法，其特征在于，该制作...

【专利技术属性】
技术研发人员：穆政昌，林正伟，刘光文，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71