用以增加通孔刻蚀率的光图案法制造技术

本发明专利技术提供具有多个大型通孔(例如是位于接合衬垫之下)的半导体元件，以增加通孔的开口区域比例、增加通孔刻蚀率、并避免金属层间介电层碎裂及对集成电路造成损害。通孔被定义为位于金属层间介电层中介于被隔离的一导电底基层及一导电顶部层之间的一大型开口区域。本发明专利技术还提供了具有大型通孔的半导体元件的制造方法。

【技术实现步骤摘要】

本专利技术一般是有关于用以增加通孔刻蚀率的一光图案方法，以及通过此制造方法所制作的半导体元件。特别是，本专利技术是有关于用于制作具有大型通孔且增加通孔刻蚀率的半导体元件的制造方法，以及通过此制造方法所制作的具有大型通孔的半导体元件。
技术介绍
半导体元件的微型化的提升持续着重于半导体元件的结构整体性的重要性。类似地，半导体元件的制造的提升持续着重于制造速率的效率及制造成本的重要性，特别是在制造愈来愈小的半导体元件使复杂性增加的情况。制造者需要高合格率、最小化的成本、及可靠性的半导体元件，用于测试使用功能以及安装。刻蚀图案的增加的复杂度(例如是用于衬垫之下的通孔的阵列图案)，以及造成不同形状(例如是相比于正方形的薄矩形(skinny rectangles))与刻蚀尺寸(大与小)的刻蚀率的差异的刻蚀负荷效应(loading effect)，必须纳入评估。举例而言，传统的位于衬垫之下的通孔的布局(layout)(例如是用于测试或安装半导体元件)，是具有相同间隔与相同尺寸的矩正图案，如此使得负荷效应下降，却降低刻蚀率。图1是此种位于衬垫之下的传统通孔的一范例，具有相同尺寸及相同间隔密度的矩阵图案。位于金属衬垫之下的传统的矩阵图案通孔的常见问题是金属层间介电层(inter-metal dielectric，IMD)的疲劳与破裂，因此造成集成电路的损坏。此问题可能起因于晶圆针测(wafer sorting testing)、导线接合测试、或导线接合安装。例如，一探针或接合焊球可能戳穿金属衬垫及/或压碎或碎裂金属层间介电层。矩阵图案通孔可能不够坚固以承受这些力量。如此，通过此种导线接合或针测的物理接触，半导体元件可能在衬垫及/或衬垫附近受到损害。因此，本领域仍旧需要用以增加通孔刻蚀率及避免金属层间介电层的碎裂与造成集成电路损坏的改善方法。
技术实现思路
本专利技术的半导体元件的实施例是提供大型通孔结构，以增加通孔刻蚀率，并避免金属层间介电层破裂且损害集成电路。本专利技术提供半导体元件及制造方法的实施例，以降低工艺时间，且不仅降低工艺时间，还降低刻蚀工艺的成本。本专利技术的半导体元件及制作方法的实施例通过增加通孔屏蔽布局，降低刻蚀工艺时间。在本专利技术的一实施例中，半导体元件包括一金属层间介电层。金属层间介电层配置于一导电底基层之上，其中金属层间介电层与导电底基层定义一通孔。通孔通过金属层间介电层环绕，其中通孔包括一导电通孔材料。导电通孔材料接触于导电底基层的一部分。半导体元件还包括一导电顶部层。导电顶部层配置于金属层间介电层及导电通孔材料上。接触于导电通孔材料的导电底基层的部分可隔离于导电底基层的多个邻近部分。在本专利技术的半导体元件的某些实施例中，例如是当大型通孔的尺寸大于400平方微米时，接触于导电通孔材料的导电底基层的部分可隔离于导电底基层的邻近部分至少0.5微米，或通过在0.5微米至2.0微米的范围的一隔离间隙所隔离。类似地，在本专利技术的半导体元件的某些实施例中，接触于导电通孔材料的导电底基层的部分之上的整个通孔的周围的金属层间介电层边界，于通孔周围可至少0.1微米，或可能在0.1微米至1.0微米的范围之中。在本专利技术的另一方面，提供具有一通孔的半导体元件的制造或制作方法。方法包括形成一金属层间介电层于一导电底基层的一第一部分之上，导电底基层的第一部分隔离于导电底基层的多个环绕部分。方法可还包括刻蚀金属层间介电层以对于导电底基层的第一部分定义一开口通孔区域，其中金属层间介电层的一部分保留于开口通孔区域的周围，导电底基层的第一部分位于开口通孔区域之下。方法可还包括沉积一导电通孔材料于开口通孔区域之中，开口通孔区域邻近于导电底基层的第一部分。方法可还包括移除残留于该金属层间介电层上的导电通孔材料。方法可还包括形成一导电顶部层于金属层间介电层及导电通孔材料之上。本专利技术的半导体元件的制造方法的某些实施例可包括光图案化一通孔屏蔽，使通孔区域屏蔽开口率至少90％、至少98％或100％。本专利技术的半导体元件的制造方法的某些实施例可包括刻蚀至少或大于10微米×10微米(或100平方微米)、或甚至至少或大于400平方微米的一开口区域。本专利技术的附加的方面是提供根据本专利技术的一实施例的制作方法所制造的半导体元件。本专利技术的这些实施例及本专利技术的其他方面及实施例更进一步描述于本文中，通过下列叙述并参酌所附附图将更加理解。通过使用一般用语描述本专利技术，现在将以元件符号标记于所附附图中，附图不需依比例绘制。附图说明图1绘示具有局部放大的位于衬垫之下的一示范性的传统通孔结构的上视图。图2绘示依照本专利技术一实施例的具有局部放大的通孔结构的上视图。图3A绘示具有矩阵通孔或多个通孔的示范性传统通孔结构的上视图。图3B绘示沿图3A的剖面线的一示范性传统通孔结构的剖面图。图4A绘示根据本专利技术一实施例的通孔结构的上视图。图4B绘示沿图4A的剖面线的通孔结构的剖面图。图5、图7、图8、图11及图12绘示位于衬垫下的一示范性传统通孔结构的底部金属、通孔及顶部金属屏蔽的布局图。图6、图9、图10、图13及图14绘示根据本专利技术一实施例的通孔结构的底部金属、通孔及顶部金属屏蔽的布局图。图15绘示根据本专利技术一实施例的用于大于400平方微米(μm2)的大型通孔区域的底部金属屏蔽的布局图。图16绘示根据本专利技术一实施例的用于大于400平方微米的大型通孔区域的通孔屏蔽的布局图。图17绘示根据本专利技术一实施例的用于大于400平方微米的大型通孔区域的顶部金属屏蔽的布局图。图18绘示用于大于400平方微米的大型通孔区域的底部金属未被隔离的晶圆的晶粒是合格品或不合格品的示意图。图19绘示根据本专利技术一实施例的用于大于400平方微米的大型通孔区域的底部金属是被隔离的晶圆的晶粒是合格品或不合格品的示意图。图20绘示根据本专利技术一实施例的用于大于400平方微米的大型通孔区域的用于底部金属的底部金属屏蔽的示意图。图21绘示根据本专利技术一实施例的用于大于400平方微米的大型通孔区域的通孔屏蔽边界相关的用于底部金属的底部金属屏蔽的示意图。图22绘示底部金属板及金属层间介电层的沉积的剖面图。图23A、图23B、图23C及图23D绘示一传统的通孔制作过程的剖面图。图24A、图24B、图24C及图24D绘示根据本专利技术一实施例的通孔制作过程的剖面图。图25绘示根据本专利技术一实施例的半导体元件的通孔制作的不同步骤的流程图。【符号说明】100、200：通孔结构102、202：放大部分300、400：上视图308、408：剖面图310、410、710、810：导电底基层312、412、712、812：金属层间介电层313、413、713、813：导电通孔材料314、414、714、814：导电顶部层310a、310b、310c、310d、310e、410a、410b、410c、410d、410e：底部金属314a、314b、314c、314d、314e、414a、414b、414c、414d、414e：顶部金属315a、315b、315c、315d、315e、415a、415b、415c、415d、415e、615、715、815：通孔602、622：底部金属屏蔽604：底部金属图案604a、604b、60本文档来自技高网...

【技术保护点】
一种半导体元件，其特征在于，包括：一导电底基层；一金属层间介电层，配置于该导电底基层之上，其中该金属层间介电层与该导电底基层定义一通孔，该通孔通过该金属层间介电层环绕，其中该通孔包括一导电通孔材料，该导电通孔材料接触于该导电底基层的一部分；以及一导电顶部层，配置于该金属层间介电层及该导电通孔材料上，其中接触于该导电通孔材料的该导电底基层的该部分隔离于该导电底基层的多个邻近部分，及其中接触于该导电通孔材料的该导电底基层的该部分大于该通孔，借此在接触于该导电通孔材料的该导电底基层的该部分之上提供一金属层间介电层边界于整个该通孔的周围。

【技术特征摘要】
2015.06.16 US 14/741,0871.一种半导体元件，其特征在于，包括：一导电底基层；一金属层间介电层，配置于该导电底基层之上，其中该金属层间介电层与该导电底基层定义一通孔，该通孔通过该金属层间介电层环绕，其中该通孔包括一导电通孔材料，该导电通孔材料接触于该导电底基层的一部分；以及一导电顶部层，配置于该金属层间介电层及该导电通孔材料上，其中接触于该导电通孔材料的该导电底基层的该部分隔离于该导电底基层的多个邻近部分，及其中接触于该导电通孔材料的该导电底基层的该部分大于该通孔，借此在接触于该导电通孔材料的该导电底基层的该部分之上提供一金属层间介电层边界于整个该通孔的周围。2.根据权利要求1所述的半导体元件，其中，当该通孔的尺寸大于400平方微米时，接触于该导电通孔材料的该导电底基层的该部分隔离于该导电底基层的该些邻近部分至少0.5微米。3.根据权利要求1所述的半导体元件，其中，当该通孔的尺寸是大于400平方微米时，接触于该导电通孔材料的该导电底基层的该部分之上的整个该通孔的周围的该金属层间介电层边界，于该通孔周围至少0.1微米。4.根据权利要求1所述的半导体元件，其中该通孔的长度介于10微米至20微米之间，或者该通孔的宽度介于10微米至20微米之间。5.根据权利要求1所述的半导体元件，其中该通孔的开口区域比例(open area ratio)大于90％。6.一种具有一通孔的半导体元件的制作方法，其特征在于，该制作...

【专利技术属性】
技术研发人员：穆政昌，林正伟，刘光文，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71