芯片封装结构及其制作方法技术

本发明专利技术提供一种芯片封装结构及其制作方法。一种芯片封装结构包括芯片、导线架以及封装胶体；芯片具有有源表面、多个第一导电柱及多个第二导电柱；导线架具有多个内引脚；芯片设置于导线架上，其中各个第一导电柱接合于对应的内引脚，且各个第二导电柱位于这些内引脚之间；各个第一导电柱的端部及各个第二导电柱的端部分别设置有导电材料；封装胶体包覆芯片、这些第一导电柱、这些第二导电柱以及这些内引脚，其中封装胶体具有多个开孔，以暴露出位于各个第二导电柱的端部的导电材料。

【技术实现步骤摘要】

本专利技术是有关于一种芯片封装结构，且特别是有关于一种芯片封装结构及其制作方法。
技术介绍
半导体封装技术包含有许多封装形态，其中属于四方扁平封装系列的四方扁平无引脚(QFN)封装具有较短的信号传递路径及相对较快的信号传递速度，因此一直是低脚位(low pin count)构装类型的主流之一。一般而言，在四方扁平无引脚封装的制造过程中，会先将芯片配置于导线架上，并通过打线接合(wire bonding)或覆晶接合(flip chip)等方式使芯片电性连接于导线架。之后，通过封装胶体来包覆设置于导线架上的芯片及芯片与导线架之间的电性接点。在上述封装结构以其导线架设置于电路板或其他电子元件时，芯片仅能通过导线架电性连接至电路板或其他电子元件。换言之，现有的四方扁平无引脚封装存在着外接至电路板或其他电子元件的端子数不足的情形。举例来说，现有技术中在芯片上形成多个焊球(solder ball)，以提高四方扁平无引脚封装外接至电路板或其他电子元件的端子数。为使这些焊球暴露于封装胶体外以作为外接端子，需进一步通过机械研磨的方式来去除覆盖这些焊球及导线架的封装胶体，使焊球可以露出部份截面积，以供后续连接外接端子使用。虽然，通过在芯片上形成多个焊球，并使这些焊球暴露于封装胶体外，可达到提高四方扁平无引脚封装的外接端子的数量的目的，然而，为避免各锡球彼此间形成桥接，因此任两相邻的焊球之间需保有较大的间距(pitch)，再加上，焊球的尺寸大小具有一定程度的限制，否则将会在芯片上形成这些焊球的过程中产生任两相邻的焊球互连的情况。在微间距化日趋严格的要求下，上述封装技术与封装结构并不符合高密度半导体封装的微间距(fine pitch)的需求。
技术实现思路
本专利技术提供一种芯片封装结构及其制作方法，以符合高密度半导体封装的微间距的需求。本专利技术提出一种芯片封装结构，其包括芯片、导线架以及封装胶体；芯片具有有源表面以及位于有源表面上的多个第一导电柱与多个第二导电柱；导线架具有多个内引脚；芯片设置于导线架上；在导线架的芯片配置区内，各个第一导电柱接合于对应的内引脚，且各个第二导电柱位于这些内引脚之间；各个第一导电柱的端部及各个第二导电柱的端部分别设置有导电材料；封装胶体包覆芯片、这些第一导电柱、这些第二导电柱以及这些内引脚，其中封装胶体具有对应于这些第二导电柱而设置的多个开孔，以暴露出位于各个第二导电柱的端部的导电材料的部分。本专利技术提出一种芯片封装结构的制作方法，其包括以下步骤：首先，提供芯片，此芯片具有有源表面；接着，形成多个第一导电柱与多个第二导电柱在有源表面上，并在各个第一导电柱的端部及各个第二导电柱的端部进一步形成导电材料；接着，提供导线架，此导线架具有多个内引脚；将芯片设置于导线架上，使各个第一导电柱在导线架的芯片配置区内接合于对应的内引脚上，且各个第二导电柱位于这些内引脚之间；接着，形成封装胶体，以包覆芯片、这些第一导电柱、这些第二导电柱以及这些内引脚；之后，形成多个开孔在封装胶体，以暴露出位于各个第二导电柱的端部的导电材料的部分。本专利技术提出一种芯片封装结构的制作方法，其包括以下步骤：首先，提供芯片，此芯片具有有源表面；接着，形成多个第一导电柱与多个第二导电柱在有源表面上，并在各个第一导电柱的端部进一步形成第一导电材料；接着，提供导线架，此导线架具有多个内引脚；接着，将芯片设置于导线架上，使各个第一导电柱在导线架的芯片配置区内接合于对应的内引脚上，且各个第二导电柱位于这些内引脚之间；形成封装胶体，以包覆芯片、这些第一导电柱、这些第二导电柱以及这些内引脚；接着，形成多个开孔在封装胶体，以暴露出各个第二导电柱的端部；之后，形成第二导电材料在各个开孔内，以连接对应的第二导电柱的端部，其中各个开孔由对应的第二导电材料所填满。基于上述，本专利技术是先在芯片的有源表面上形成多个第一导电柱与多个第二导电柱，其中第一导电柱是作为连接导线架所用，而第二导电柱则是作为后续连接外部电子元件的外接端子。在将各个第一导电柱接合于导线架的对应的内引脚后，高度较第一导电柱为高的各个第二导电柱会延伸至由这些内引脚所定义出的镂空部且实质上未超出导线架的底部。接着，在通过封装胶体包覆芯片、第一导电柱、第二导电柱以及内引脚后，移除覆盖各个第二导电柱的端部的封装胶体以形成多个开孔，从而暴露出各个第二导电柱的端部。之后，将导线架设置于电路板上，并回焊各个开孔内的导电材料或导电材料与焊料的组合，以形成电性连接电路板与对应的第二导电柱的导电接点。换言之，通过上述制作流程而得的芯片封装结构，其芯片可分别通过导线架以及形成于有源表面上的第二导电柱电性连接于电路板，且任两相邻的第一导电柱与第二导电柱之间或任两相邻的第二导电柱之间可具有较小的间距，因此芯片封装结构不仅可提高其外接端子的数量，也可符合高密度半导体封装的微间距的需求。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图1F是本专利技术一实施例的芯片封装结构的制作流程示意图；图2A至图2F是本专利技术一实施例的芯片封装结构的制作流程示意图。附图标记说明：100、100A：芯片封装结构；110：芯片；111：有源表面；112：背面；113：侧表面；120：第一导电柱；121、131：端部；130：第二导电柱；140、141：导电材料；140a、141a、141b：导电接点；150：导线架；151：内引脚；152：芯片配置区；153：镂空部；154：底部；160：封装胶体；161：开孔；170：焊料；180：电路板；191：锡料；192：锡膏；D1、D2：间距。具体实施方式图1A至图1F是本专利技术一实施例的芯片封装结构的制作流程示意图，其中图1B也同时示出形成多个第一导电柱与第二导电柱在芯片的有源表面后的底视图。请先参考图1A，提供芯片110，其中芯片110具有有源表面111、相对于有源表面111的背面112及连接有源表面111与背面的侧表面113。接着，请参考图1B，形成多个第一导电柱120与多个第二导电柱130在有源表面111上，并在各个第一导电柱120的端部121进一步形成导电材料140及各个第二导电柱130的端部131进一步形成导电材料141。通常而言，这些第一导电柱120与这些第二导电柱130可通过溅镀、印刷、电镀、化学镀或电化学沉积(ECD)等方式而形成有源表面111上，而导电材料140与导电材料141可通过电镀或印刷等方式而分别形成于对应的第一导电柱120的端部121及对应的第二导电柱130的端部131上。此处，各个第一导电柱120较各个第二导电柱130靠近侧表面113。换个角度来说，这些第一导电柱120设置靠近芯片外围，而这些第二导电柱130相对于这些第一导电柱120设置于芯片中央，因此这些第一导电柱120例如是环绕设置于这些第二导电柱130的周围。详细而言，第一导电柱120主要
是作为连接导线架150(示出于图1C)所用，而第二导电柱130则是作为后续连接外部电子元件的外接端子，因此各个第一导电柱120的高度例如是低于各个第二导电柱130的高度。另一方面，任两相邻的第一导电柱120与第二导电柱130之间的间距D1或任两相邻的第二导电柱130之间的间本文档来自技高网...

【技术保护点】
一种芯片封装结构，其特征在于，包括：芯片，具有有源表面以及位于该有源表面上的多个第一导电柱与多个第二导电柱；导线架，具有多个内引脚，该芯片设置于该导线架上，在该导线架的芯片配置区内，各该第一导电柱接合于对应的该内引脚，各该第二导电柱位于该些内引脚之间，其中各该第一导电柱的端部及各该第二导电柱的端部分别设置有导电材料；以及封装胶体，包覆该芯片、该些第一导电柱、该些第二导电柱以及该些内引脚，其中该封装胶体具有对应于该些第二导电柱而设置的多个开孔，以暴露出位于各该第二导电柱的该端部上的该导电材料的部分。

【技术特征摘要】
2015.01.16 TW 1041014911.一种芯片封装结构，其特征在于，包括：芯片，具有有源表面以及位于该有源表面上的多个第一导电柱与多个第二导电柱；导线架，具有多个内引脚，该芯片设置于该导线架上，在该导线架的芯片配置区内，各该第一导电柱接合于对应的该内引脚，各该第二导电柱位于该些内引脚之间，其中各该第一导电柱的端部及各该第二导电柱的端部分别设置有导电材料；以及封装胶体，包覆该芯片、该些第一导电柱、该些第二导电柱以及该些内引脚，其中该封装胶体具有对应于该些第二导电柱而设置的多个开孔，以暴露出位于各该第二导电柱的该端部上的该导电材料的部分。2.根据权利要求1所述的芯片封装结构，其特征在于，各该第一导电柱的高度低于各该第二导电柱的高度。3.根据权利要求1所述的芯片封装结构，其特征在于，还包括：电路板，该导线架设置于该电路板上，其中各该第二导电柱通过对应的该导电材料电性连接至该电路板。4.根据权利要求1所述的芯片封装结构，其特征在于，该些内引脚定义出该导线架的镂空部，各该第二导电柱自该有源表面延伸至该镂空部内。5.根据权利要求1所述的芯片封装结构，其特征在于，该些第一导电柱设置靠近芯片外围，该些第二导电柱相对于该些第一导电柱设置于芯片中央。6.根据权利要求1所述的芯片封装结构，其特征在于，任两相邻的该第一导电柱与该第二导电柱或任两相邻的该些第二导电柱之间的间距介于50微米至200微米之间。7.一种芯片封装结构的制作方法，其特征在于，包括：提供芯片，该芯片具有有源表面；形成多个第一导电柱与多个第二导电柱在该有源表面上，并在各该第一导电柱的端部及各该第二导电柱的端部进一步形成导电材料；提供导线架，该导线架具有多个内引脚；将该芯片设置于该导线架上，使各该第一导电柱在该导线架的芯片配置区内接合于对应的该内引脚上，且各该第二导电柱位于该些内引脚之间；形成封装胶体，以包覆该芯片、该些第一导电柱、该些第二导电柱以及该些内引脚；以及...

【专利技术属性】
技术研发人员：张孟智，
申请(专利权)人：南茂科技股份有限公司，百慕达南茂科技股份有限公司，
类型：发明
国别省市：中国台湾;71