半导体器件制造技术

本披露涉及半导体器件。一种半导体器件可以包括多层互连板，该多层互连板以堆叠关系具有下部导电层、电介质层以及上部导电层。该电介质层可以具有形成的凹陷，该凹陷具有底部以及从该底部向上延伸的倾斜侧壁。该上部导电层可以包括跨该倾斜侧壁延伸的多条上部导电迹线，并且该下部导电层可以包括多条下部导电迹线。该半导体器件可以包括在该下部导电层与该上部导电层之间延伸的多个过孔、在该凹陷中由该多层互连板承载的IC、将该多条上部导电迹线耦接至该IC的多条键合接线以及与该IC相邻并与该多层互连板的多个部分相邻的包封材料。

【技术实现步骤摘要】

本披露涉及电子器件领域，并且更具体地涉及半导体器件。
技术介绍
在具有集成电路(IC)的电子器件中，IC通常安装到电路板上。为了电耦接在电路板和IC之间的连接，通常对IC进行“封装”。IC封装通常提供用于物理地保护IC的小型封套并且提供用于耦接至电路板的接触焊盘。在一些应用中，经封装的IC可以经由焊料凸块耦接到电路板。一种IC封装方法包括经封装的有机层压衬底器件。参照图1，现在描述一种典型的半导体器件100。该半导体器件100包括第一掩模层104和第二掩模层105、在第一掩模层与第二掩模层之间的核心层106以及由核心层承载的多个触点107a-107d。该半导体器件100包括同样由核心层106承载的多个接触焊盘108a-108b、IC 103、在IC与第一掩模层104之间的粘合层109以及耦接这些接触焊盘和IC的多条键合接线102a-102b。该半导体器件100包括在IC 103和第一掩模层104之上的包封材料101。现在参照图2，现在描述另一种典型的半导体器件200。该半导体器件200包括掩模层204以及在该掩模层之下的核心层206。核心层206和掩模层204限定凹陷。该半导体器件本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，所述半导体器件包括：多层互连板，所述多层互连板以堆叠关系包括下部导电层、至少一个电介质层以及上部导电层；所述至少一个电介质层具有在其中形成的凹陷，所述凹陷具有底部以及从所述底部向上延伸的倾斜侧壁；所述上部导电层包括跨所述倾斜侧壁延伸的多条上部导电迹线；所述下部导电层包括多条下部导电迹线；多个过孔，所述多个过孔在所述下部导电层与所述上部导电层之间延伸；至少一个集成电路，所述至少一个集成电路在所述凹陷中由所述多层互连板承载；多条键合接线，所述多条键合接线将所述多条上部导电迹线耦接至所述至少一个集成电路；以及包封材料，所述包封材料与所述至少一个集成电路相邻并且与所述多层互...

【技术特征摘要】
2015.03.30 US 14/672,6641.一种半导体器件，其特征在于，所述半导体器件包括：多层互连板，所述多层互连板以堆叠关系包括下部导电层、至少一个电介质层以及上部导电层；所述至少一个电介质层具有在其中形成的凹陷，所述凹陷具有底部以及从所述底部向上延伸的倾斜侧壁；所述上部导电层包括跨所述倾斜侧壁延伸的多条上部导电迹线；所述下部导电层包括多条下部导电迹线；多个过孔，所述多个过孔在所述下部导电层与所述上部导电层之间延伸；至少一个集成电路，所述至少一个集成电路在所述凹陷中由所述多层互连板承载；多条键合接线，所述多条键合接线将所述多条上部导电迹线耦接至所述至少一个集成电路；以及包封材料，所述包封材料与所述至少一个集成电路相邻并且与所述多层互连板的多个部分相邻。2.如权利要求1所述的半导体器件，其特征在于，所述多条上部导电迹线各自在其中具有一对相邻的弯头以由此与所述倾斜侧壁共形。3.如权利要求1所述的半导体器件，其特征在于，所述多层互连板包括与所述下部导电层相邻的下部电介质掩模层以及与所述上部导电层相邻的上部电介质掩模层。4.如权利要求3所述的半导体器件，其特征在于，所述下部电介质掩模层限定多个下部开口；并且其中，所述下部导电层包括多个触点，所述多个触点耦接至所述多条下部导电迹线并且通过所述多个下部开口是可达的。5.如权利要求3所述的半导体器件，其特征在于，所述上部电介 质掩模层限定多个上部开口；并且其中，所述上部导电层包括多个接触焊盘，所述多个接触焊盘耦接至所述多条下部导电迹线并且通过所述多个上部开口是可达的。6.如权利要求1所述的半导体器件，其特征在于，所述至少一个电介质层包括键合在一起的上部和下部电介质层。7.如权利要求6所述的半导体器件，其特征在于，所述上部电介质层是在其中具有限定所述凹陷的开口的环形形状。8.如权利要求1所述的半导体器件，其特征在于，所述倾...

【专利技术属性】
技术研发人员：G·迪玛尤加，J·塔利多，
申请(专利权)人：意法半导体公司，
类型：新型
国别省市：菲律宾;PH