具有大表面积闸极的VMOSFET芯片制造技术

一种具有大表面积闸极的VMOSFET芯片，包括：一芯片本体；其中该VMOSFET芯片的源极与门极配置在该芯片本体的上方，而该VMOSFET芯片的汲极则配置在下方；其中该闸极的面积大于3mm×3mm；此面积使得导线可以很容易地安装到该闸极上。本实用新型专利技术将该闸极的面积尽量的加大，以利于半导体封装时的施工作业，因此可以节省人工成本。

【技术实现步骤摘要】

本技术涉及MOSFET芯片，尤其是一种具有大表面积闸极的VMOSFET芯片。
技术介绍
MOSFET (Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体)，即以金属层的闸极隔着氧化层利用电场的效应来控制半导体的场效应晶体。现有技术中的MOS结构，一般源极、汲极与门极在同一平面。如图1所示，为一现有的N型MOS结构，为一MOS芯片1’的截面，其中源极10’及汲极30’以高掺杂的N型半导体植入形态相反的P型基体中，闸极20’则位于该P型基体的上方形成金属，并以二氧化硅隔离该金属及该P型基体。应用闸极20’的电压控制闸极20’与该源极10’、汲极30’之间的电压差，而在该源极10’及汲极30’形成电流通道，此类型的MOS因为该信道的区域较窄，所能承载的电流较小，一般较适于信号的处理。但是对于功率电流的处理，上述传统的MOS结构，所能够承载的电流相当有限，因此发展出VMOS，即功率MOSFET(PowerMOSFET)。功率MOSFET(PowerMOSFET)导通时只有一种极性的载流子参与导电，是单极性晶体，导电方式与小功率MOS相同，但结构上有较大区别，一般小功率MOS是横向导电器件，而功率MOSFET大都采用垂直导电结构，又称为VMOSFET(Vertical MOSFET)，此种垂直导电结构可以大大提高MOSFET的耐压和耐电流能力。如图2所示，VMOS为一种垂直型态的MOS结构，汲极30’位于VMOS芯片2’的下方，闸极20’及源极10’则位于VMOS芯片2’的上方，所以可以在汲极30’与门极20’之间形成相当大的信道区域，因此可以承载较大的电流。此类型的芯片适合使用在高功率的操作上。但是此类型的芯片必须将源极10’的面积尽量做得相当大，相对的闸极20’所占的面积也就相当的小，一般在2mm×2mm以下，甚至小到0.2mm×0.2mm，对于此类过小的面积，当要将导线连接到闸极20’时，在施工上相当不容易。其中该源极及该汲极为高掺杂的N+型半导体区，其间并用P型半导体及低掺杂的N-型半导体予以隔开；当导通时，该源极及该汲极之间形成电流通道，因为高掺杂的N+型半导体区所形成的该源极及该汲极所占的面积相当大，所以可以承载相当大的电流。其中该源极及该汲极为高掺杂的P+型半导体区，其间并用N型半导体及低掺杂的P-型半导体予以隔开；当导通时，该源极及该汲极之间形成电流通道，因为高掺杂的P+型半导体区所形成的该源极及该汲极所占的面积相当大，所以可以承载相当大的电流。因此本技术希望提出一种崭新的具有大表面积闸极的VMOSFET芯片，以解决上述现有技术上的缺陷。
技术实现思路
所以本技术的目的在于解决上述现有技术上的问题，本技术提出一种具有大表面积闸极的VMOSFET芯片，将一VMOSFET芯片的闸极的面积尽量的加大，以利于半导体封装时的施工作业。因此可以节省人工成本。为达到上述目的，本技术提出一种具有大表面积闸极的VMOSFET芯片，包括：一芯片本体；其中该VMOSFET芯片的源极与门极配置在该芯片本体的上方，而该VMOSFET芯片的汲极则配置在下方；其中该闸极的面积大于3mm×3mm；此面积使得导线可以很容易地安装到该闸极上。其中该闸极配置在该芯片本体上表面的一角落，该源极则填满该上表面位于该闸极以外的其余区域，该汲极则填满该芯片本体的下表面。由下文的说明可更进一步了解本技术的特征及其优点，阅读时并请参考附图。附图说明图1显示现有的MOS结构的截面示意图。图2显示现有的MOS芯片示意图。图3显示本技术的芯片本体的截面示意图。图4显示本技术的芯片本体示意图。图5显示本技术另一实施例的芯片本体的截面示意图。附图标记说明（本技术）1 芯片本体10 源极20 闸极30 汲极（现有技术）1’ MOS芯片10’ 源极2’ VMOS芯片20’ 闸极30’ 汲极。具体实施方式现就本技术的结构组成及所能产生的功效与优点，配合附图，举本技术的一较佳实施例详细说明如下。请参考图3至图5所示，显示本技术的具有大表面积闸极的VMOSFET芯片，包括下列组件：一芯片本体1；该芯片本体1的配置截面如图3所示，其中该VMOSFET芯片的源极10与门极配置在该芯片本体1的上方，而该VMOSFET芯片的汲极30则配置在该芯片本体1的下方。其中该闸极20的面积大于3mm×3mm。此面积使得导线可以很容易地安装到该闸极20上。如图4所示，该闸极20配置在该芯片本体1上表面的一角落，该源极10则填满该上表面位于该闸极20以外的其余区域，该汲极30则填满该芯片本体1的下表面。其中该源极10及该汲极30为高掺杂的N+型半导体区，其间并用P型半导体及低掺杂的N-型半导体予以隔开。其中该源极10、该汲极30及该闸极20以金属接点导引出来。当导通时，该源极10及该汲极30之间形成电流通道，因为高掺杂的N+型半导体区所形成的该源极10及该汲极30所占的面积相当大，所以可以承载相当大的电流。本技术的另一实施例中，如图5所示，该源极10及该汲极30为高掺杂的P+型半导体区，其间并用N型半导体及低掺杂的P-型半导体予以隔开。其中该源极10、该汲极30及该闸极20以金属接点导引出来。当导通时，该源极10及该汲极30之间形成电流通道，因为高掺杂的P+型半导体区所形成的该源极10及该汲极30所占的面积相当大，所以可以承载相当大的电流。该VMOSFET芯片的工作原理包括两种状态：(一)截止状态：该汲极30与该源极10之间加正电源，该闸极20与该源极10之间电压为零。当P型基极与N漂移区之间形成的PN结构反偏，该汲极30与该源极10之间无电流流过。(二)导电状态：在该闸极20与该源极10之间加正电压VGS。但该闸极20的正电压会将其下面P型基极中的空乏推开，而将P型基极中的少数载子—电子吸引到该闸极20下面的P型基极表面，当VGS大于VT（开启电压或阈值电压）时，该闸极20下的P型基极表面的电子浓度将超过空乏浓度，使该汲极30和该源极10导电。该VMOSFET芯片的汲极伏安特性（输出特性）包括：截止区；饱和区；非饱和区。VMOSFET工作在开关状态时，即在截止区和非饱和区之间来回转换。其中该汲极30与该源极10之间有寄生二极管，该汲极30与该源极10之间加反向电压时器件导通。本技术的优点在于将一VMOSFET芯片的闸极的面积尽量的加大，以利于半导体封装时的施工作业。因此可以节省人工成本。综上所述，本技术人性化的体贴设计，相当符合实际需求。其具体改进现有技术的缺陷，相较于现有技术明显具有突破性的进步优点，确实具有功效的增进，且非易于达成。本技术未曾公开或揭露于国内与国外的文献与市场上，已符合专利法规定。上述详细说明是针对本技术的一可行实施例的具体说明，但是该实施例并非用以限制本技术的保护范围，凡未脱离本技术的技艺精神所为的等效实施或变更，均应包含于本技术的保护范围中。本文档来自技高网...

【技术保护点】
一种具有大表面积闸极的VMOSFET芯片，其特征在于，包括：一芯片本体；其中该VMOSFET芯片的源极与门极配置在该芯片本体的上方，而该VMOSFET芯片的汲极则配置在下方；其中该闸极的面积大于3mm×3mm。

【技术特征摘要】
1.一种具有大表面积闸极的VMOSFET芯片，其特征在于，包括：一芯片本体；其中该VMOSFET芯片的源极与门极配置在该芯片本体的上方，而该VMOSFET芯片的汲极则配置在下方；其中该闸极的面积大于3mm×3mm。2.如权利要求1所述的具有大表面积闸极的VMOSFET芯片，其特征在于，该闸极配置在该芯片本体上表面的一角落，该源极则填满该上表面位于该闸极以外的其余区域，该汲极则填满该芯片本体的下表面。3.如权利要求1所述的具有大表面积闸极的VMOSFET芯片，其特征在于，该源极...

【专利技术属性】
技术研发人员：张崇健，费龙庆，
申请(专利权)人：艾沛迪股份有限公司，
类型：新型
国别省市：美国;US