封装结构及其制法制造技术

一种封装结构及其制法，该制法，先提供一具有线路层的第一承载件，再形成多个导电柱于该线路层上，并设置电子组件于该第一承载件上，之后形成包覆层于该第一承载件上，以令该包覆层包覆该些导电柱、该线路层与该电子组件，最后移除该第一承载件，藉以省略现有制作导电柱时所需进行的开孔制程，以降低制作成本。

【技术实现步骤摘要】

本专利技术设计一种封装制程，特别是关于一种嵌埋电子组件的封装结构及其制法。
技术介绍
随着半导体技术的演进，半导体产品已开发出不同封装产品型态，而为追求半导体封装件的轻薄短小，因而发展出一种芯片级封装件(chipscalepackage,CSP)，其特征在于此种芯片级封装件仅具有与芯片尺寸相等或略大的尺寸。图1A至图1H图为现有半导体封装件1的制法的剖面示意图。如图1A所示，提供一具有一结合层100的第一承载件10a，且设置多个半导体组件11于该结合层100上。该半导体组件11具有相对的主动面11a与非主动面11b，该主动面11a结合于该结合层100，并于该主动面11a上具有多个电极垫110。如图1B所示，形成一包覆层13以包覆该些半导体组件11，且该包覆层13的第二表面13b上设有第二承载件10b。如图1C所示，移除该第一承载件10a及结合层100，以外露该包覆层13的第一表面13a与该半导体组件11的主动面11a。如图1D所示，形成一线路结构12于该包覆层13的第一表面13a与该半导体组件11的主动面11a上，且该线路结构12电性连接该半导体组件11的电极垫110。如图1E所示，设置第三承载件10c于该线路结构12上，再移除该第二承载件10b。之后以激光方式形成多个贯穿该包覆层13的通孔140，以外露出该线路结构12。如图1F所示，于该通孔140中电镀形成导电柱14，以电性连接该线路结构12。如图1G所示，形成线路重布层(redistributionlayer，简称RDL)15于该包覆层13的第二表面13b上，且该线路重布层15电性连接各该导电柱14。如图1H所示，移除该第三承载件10c，再进行切单制程，并形成多个如焊球的导电组件17于该线路结构12上，以令该导电组件17电性连接该线路结构12。惟，于该半导体封装件1的制法中，以激光方式形成通孔140，不仅速度慢(特别是孔数较多时)而耗时，且于形成该通孔140的过程中所产生的残留物(如该包覆层13的残胶等)极易堆积于该通孔140的底部，以致于后续制程中需先清洗该通孔140内部，才能将导电材料填入该通孔140中，导致制程步骤繁多。此外，激光开孔方式会造成该通孔140的壁面呈现凹凸不平，造成后续电镀的导电材无法有效附着于该通孔140的壁面上而发生脱落(peeling)现象，导致该半导体封装件1的可靠度不佳。又，激光钻孔制程需由该包覆层13的第二表面13b上进行钻孔，但受限于该包覆层13不透光，所以激光钻孔设备无法侦测该包覆层13下的线路结构12，因而需以特殊制程及设备进行对位钻孔，致使制程步骤增多及提高制作成本。另外，激光钻孔制程的激光束会产生热影响区(HeatAffactZone)的问题，也就是当该通孔140的位置需靠近该半导体组件11时，激光束的高热会破坏半导体组件11，所以该导电柱14的位置需与该半导体组件11保持一定距离，因而无法缩小该半导体封装件1的尺寸，致使产品难以符合微小化的需求。另一方面，于该半导体封装件1的制法中，需多次(至少三次)进行结合/移除承载件(即该第一至第三承载件10a-10c)的步骤，致使制程步骤繁多，不仅耗时，且需消耗承载件的料数，而增加产品的制作成本。因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术提供一种封装结构及其制法，以省略现有制作导电柱时所需进行的开孔制程，以降低制作成本。本专利技术的封装结构，包括：包覆层，其具有相对的第一表面与第二表面；线路层，其嵌埋于该包覆层的第一表面；至少一电子组件，其嵌埋于该包覆层中；以及多个导电柱，其嵌埋于该包覆层中并立设于该线路层上，且该导电柱具有相对的第一端及第二端，并以其第一端结合至该线路层。本专利技术还提供一种封装结构的制法，其包括：准备一具有线路层的第一承载件；形成多个具有相对的第一端及第二端的导电柱于该线路层上，且各该导电柱以其第一端结合至该线路层，并设置至少一电子组件于该第一承载件上；形成具有相对的第一表面及第二表面的包覆层于该第一承载件上，以令该包覆层包覆该些导电柱、该线路层与该电子组件，且该包覆层的第一表面结合至该第一承载件上；以及移除该第一承载件。前述的封装结构及其制法中，该线路层的表面齐平该包覆层的第一表面。前述的封装结构及其制法中，该电子组件的表面齐平该包覆层的第一表面，或该电子组件外露于该包覆层的第二表面。前述的封装结构及其制法中，还包括于移除该第一承载件后，形成线路结构于该包覆层的第一表面上，且令该线路结构电性连接该电子组件与该线路层。又包括于移除该第一承载件前，先设置一第二承载件于该包覆层的第二表面上，待形成该线路结构后，移除该第二承载件。前述的封装结构及其制法中，还包括形成至少一线路重布层于该包覆层的第二表面上，且令该线路重布层电性连接各该导电柱的第二端。另外，前述的封装结构及其制法中，还包括堆栈至少一电子装置于该包覆层的第二表面上，使该电子装置电性连接各该导电柱的第二端。由上可知，本专利技术封装结构及其制法中，藉由先形成该线路层与导电柱，再形成该包覆层，所以无需进行开孔制程，因而无需以激光方式形成通孔，更无需进行现有清洗孔洞、于通孔中电镀导电材等制程。因此，本专利技术的制法不仅省时，且能避免因通孔的壁面凹凸不平而发生导电柱脱落的问题，所以能提升该封装结构的可靠度。此外，本专利技术的制法无需进行钻孔对位的步骤，因而能省略特殊制程及设备，以减少制程步骤及降低制作成本。又，因无需进行激光钻孔制程，所以不会产生热影响区的问题，因此，可依需求设计该导电柱的位置，使该导电柱与该电子组件的距离可依需求缩短，以符合微小化的需求。另外，因无需进行开孔制程，所以能一次完成该包覆层的同一侧上的所有制程，因而只需两次进行结合/移除承载件(即该第一及第二承载件)的步骤。因此，本专利技术的制法能能简化制程，且同时降低制作成本。附图说明图1A至图1H为现有半导体封装件的制法的剖面示意图；以及图2A至图2H为本专利技术封装结构的制法的剖视示意图；其中，图2G’、图2H’及图2H”为图2G的其它实施例。主要组件符号说明1半导体封装件10a、20a第一承载件10b、20b第二承载件10c第本文档来自技高网...

【技术保护点】
一种封装结构，其特征为，该封装结构包括：包覆层，其具有相对的第一表面与第二表面；线路层，其自该包覆层的第一表面嵌埋于该包覆层；至少一电子组件，其嵌埋于该包覆层中；以及多个导电柱，其嵌埋于该包覆层中并立设于该线路层上，且该导电柱具有相对的第一端及第二端，并以其第一端结合至该线路层。

【技术特征摘要】
2014.11.17 TW 1031397101.一种封装结构，其特征为，该封装结构包括：
包覆层，其具有相对的第一表面与第二表面；
线路层，其自该包覆层的第一表面嵌埋于该包覆层；
至少一电子组件，其嵌埋于该包覆层中；以及
多个导电柱，其嵌埋于该包覆层中并立设于该线路层上，且该导
电柱具有相对的第一端及第二端，并以其第一端结合至该线路层。
2.如权利要求1所述的封装结构，其特征为，该线路层的一表面
齐平该包覆层的第一表面。
3.如权利要求1所述的封装结构，其特征为，该电子组件的表面
齐平该包覆层的第一表面。
4.如权利要求1所述的封装结构，其特征为，该电子组件外露于
该包覆层的第二表面。
5.如权利要求1所述的封装结构，其特征为，该封装结构还包括
线路结构，其形成于该包覆层的第一表面上并电性连接该电子组件与
该线路层。
6.如权利要求1所述的封装结构，其特征为，该封装结构还包括
至少一线路重布层，其形成于该包覆层的第二表面上并电性连接各该
导电柱的第二端。
7.如权利要求1所述的封装结构，其特征为，该封装结构还包括
至少一电子装置，其堆栈于该包覆层的第二表面上，且该电子装置电
性连接各该导电柱的第二端。
8.一种封装结构的制法，其特征为，该制法包括：
准备一具有线路层的第一承载件；
形成多个具有相对的第一端及第二端的导电柱于该线路层上，且

【专利技术属性】
技术研发人员：周信宏，林畯棠，邱世冠，陈仕卿，赖顗喆，张宏达，刘鸿汶，刘亦玮，许习彰，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71