封装结构及其制法制造技术

本发明专利技术提出一种封装结构及其制法，该制法先于一承载板上以电镀方式形成一线路层，再于该线路层上设置一电子元件，之后于该承载板上形成一绝缘层，以令该绝缘层包覆该线路层与该电子元件，最后移除该承载板，所以借由单一线路层的设计，使该线路层的一表面结合电子元件，而另一表面能结合导电元件，以缩短信号传递路径。

【技术实现步骤摘要】

本专利技术涉及一种封装结构，尤其涉及一种单层线路层的封装结构及其制法。
技术介绍
随着半导体封装技术的发展，于智能手机、平板、网络、笔记本电脑等产品中，半导体装置(Semiconductordevice)已开发出不同的封装型态，例如，球栅阵列式(Ballgridarray，简称BGA)、四方扁平式半导体封装件(Quad-FlatPackage，简称QFP)或四方扁平无导脚式(QuadFlatNonleadPackage，简称QFN)半导体封装件等。如图1A所示，现有QFP封装结构1包括：承载座10、位于该承载座10周围的多个导脚11、粘接至该承载座10上并以多个焊线120电性连接该导脚11的电子元件12以及包覆该电子元件12、承载座10、焊线120及导脚11的如封装胶体的绝缘层13，且该导脚11凸伸出该绝缘层13。然而，现有QFP封装结构1的制法中，该承载座10与多个导脚11来自于导线架，所以无法任意布线，亦即限制线路与接点的设计。例如，现有导线架的一排导脚11的总长约占有400um，该承载座10的总长约占有125um，所以已限制该导脚11的I/O数量与长度(pitch)。此外，于进行封装时，受限于该导线架的固定尺寸与该焊线120的高度，所以现有QFP封装结构1的整体厚度较厚，且难以薄化。又，现有QFP封装结构1中，受限于该导线架的设计，导致其导脚11的数量少，也就是接点数量少，因而难以实现高接点数量与薄型化的需求。另外，虽有利用蚀刻金属板制作线路层的方式取代现有导线架，但蚀刻方式受限于蚀刻设备，而无法制作细线路(finetracepitch)，致使无法制作线宽/线距30/30um以下的线路，所以整体结构不仅难以符合薄化需求，且于制程中易发生翘曲(Warpage)。如图1B所示，现有BGA封装结构1’能在相同单位面积的封装基板上容纳更多输入/输出接点(I/Oconnection)以符合高度集积化(Integration)的晶片所需。所述的封装结构1’包括：于上侧10a与下侧10b具有线路层11a,11b的承载板10’、设于该承载板10’上侧10a并以多个导电凸块120’电性连接该线路层11a的电子元件12、包覆多个导电凸块120’的如底胶的绝缘层13以及设于该承载板10’下侧10b的线路层11b上的如焊球的导电元件14，且该承载板10’中具有电性连接该线路层11a,11b的导电柱100。因此，该电子元件12以打线接合(wirebonding)或覆晶接合(Flipchip)方式电性连接该承载板10’，再于该承载板10’下侧10b的线路层11b植设导电元件14而进行电性外接，以达到高脚数的目的。然而，现有BGA封装结构1’中，于更高频使用时或高速操作时，因信号传递路径过长(即导电元件14、线路层11a,11b与导电柱100)而无法提升电性表现，以致于该封装结构1’的效能有所限制。此外，现有BGA封装结构1’需制作至少两层线路层11a,11b与导电柱100(如钻孔制程，且于导通孔内镀上铜材，以作为层与层间的连接)，所以整体结构难以符合薄化需求，且因生产制程复杂、流程长而难以降低制造成本。又，现有BGA封装结构1’因需制作较多的连接介面(如导电元件14、线路层11a,11b与导电柱100之间)，且需使用各层材质不相同的复合式承载板10’，所以大幅增加制造成本。另外，因该承载板10’由多层(多种原材料组成)热膨胀系数(thermalexpansioncoefficient，简称CTE)与电性特质不匹配的材质所构成，特别是材料间的CTE不匹配，所以于制程中容易发生翘曲。因此，如何避免现有技术中的种种缺失，实已成为目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术提供一种封装结构及其制法，以缩短信号传递路径。本专利技术的封装结构，包括：一绝缘层，其具有相对的第一表面及第二表面；一线路层，其为以电镀方式形成于该绝缘层中并外露于该第一表面；以及一电子元件，其嵌埋于该绝缘层中并电性连接该线路层。本专利技术还提供一种封装结构的制法，其包括：于一承载板上以电镀方式形成一线路层；于该线路层上设置一电子元件，并令该电子元件电性连接该线路层；于该承载板上形成一具有相对的第一表面及第二表面的绝缘层，以包覆该线路层与该电子元件，且该绝缘层通过其第一表面结合至该承载板上；以及移除该承载板，以外露出该线路层与该绝缘层的第一表面。由上可知，本专利技术封装结构及其制法，借由单一线路层的设计，使该线路层的一表面结合电子元件，而另一表面结合焊球，以缩短信号传递路径，因而能减少信号损失，所以能提升电气特性。此外，本专利技术封装结构仅需制作一层线路层，且无需制作导电柱或导通孔，所以不仅大幅降低封装结构的厚度以符合薄化的需求，且能大幅降低制造成本。又，本专利技术封装结构借由单一线路层作为两连接介面，且因需移除该承载板而可使用简易承载板，所以能大幅降低制造成本。另外，借由移除该承载板，以避免发生翘曲。附图说明图1A为现有QFP封装结构的剖视示意图；图1B为现有BGA封装结构的剖视示意图；以及图2A至图2F为本专利技术的封装结构的制法的剖视示意图；其中，图2E’至图2F’为图2E至图2F的另一实施例。符号说明1,1’,2,2’封装结构10承载座10’,20承载板10a上侧10b下侧100导电柱11导脚11a,11b,21线路层12,22电子元件120焊线120’,220导电凸块13,23绝缘层14,24导电元件20a金属材21a外露表面210电性接触垫211导电迹线23a第一表面23b第二表面。具体实施方式以下借由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附附图所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本专利技术可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明本文档来自技高网...

【技术保护点】
一种封装结构，其特征在于，包括：一绝缘层，其具有相对的第一表面及第二表面；一线路层，其为以电镀方式形成于该绝缘层中并外露于该第一表面；以及一电子元件，其嵌埋于该绝缘层中并电性连接该线路层。

【技术特征摘要】
2014.10.09 TW 1031351601.一种封装结构，其特征在于，包括：
一绝缘层，其具有相对的第一表面及第二表面；
一线路层，其为以电镀方式形成于该绝缘层中并外露于该第一表面；以
及
一电子元件，其嵌埋于该绝缘层中并电性连接该线路层。
2.如权利要求1所述的封装结构，其特征在于，该线路层自该绝缘层的
第一表面嵌埋于该绝缘层中。
3.如权利要求1所述的封装结构，其特征在于，外露于该绝缘层的第一
表面的该线路层的表面齐平或低于该绝缘层的第一表面。
4.如权利要求1所述的封装结构，其特征在于，该线路层包含多个电性
接触垫与多个导电迹线，且所述多个电性接触垫结合并电性连接该电子元件。
5.如权利要求1所述的封装结构，其特征在于，该电子元件为主动元件、
被动元件或其二者组合。
6.如权利要求1所述的封装结构，其特征在于，该封装结构还包括多个
导电元件，结合于该绝缘层的第一表面上并电性连接该线路层。
7.如权利要求1所述的封装结构，其特征在于，形成该绝缘层的材质为
铸模化合物、底层涂料或介电材料。
...

【专利技术属性】
技术研发人员：许诗滨，刘智文，吴唐仪，胡书玮，
申请(专利权)人：恒劲科技股份有限公司，
类型：发明
国别省市：中国台湾;71