封装结构及其制法制造技术

一种封装结构及其制法，该制法，提供一具有凹槽的承载件，再设置电子元件于该凹槽中，并以绝缘层包覆该电子元件，之后形成线路部于该承载件上方以电性连接该电子元件，接着形成多个贯穿该承载件的穿孔，再形成导电材于该穿孔中以作为电性连接该线路部的导电体，所以藉由该承载件作为基板本体，以避免发生翘曲的现象。

【技术实现步骤摘要】

本专利技术有关一种封装结构，尤指一种具电子元件的。
技术介绍
随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。为满足半导体装置的高积集度(Integrat1n)、微型化(Miniaturizat1n)以及高电路效能等需求，使封装堆迭(Package On Package,简称POP)技术越趋于成熟,遂而发展出三维积体电路(3 Dimens1nIntegrated Circuit)的堆迭技术。图1A至图1G为现有封装结构I的制法的剖视示意图。如图1A所不,提供一具有离形层100的第一载板10,以及一具有相对的主动面Ila及非主动面Ilb的晶片11，该晶片11以该主动面Ila设置于该离形层100上，其中，该主动面Ila具有多个电极垫110。如图1B所示,利用模封(molding compound)制程形成封装胶体12于该第一载板10上，且该封装胶体12包覆该晶片11的周围。如图1C所示，移除该第一载板10，将一第二载板10’以其离形层101设置于该晶片11的非主动面Ilb上。如图1D所示，于该晶片11的主动面Ila上形成电性连接该些电极垫110的线路部13，该线路部13包含至少一介电层130、设于该介电层130上的线路层131及设于该介电层130中并电性连接该线路层131的多个导电盲孔132，且该线路层131电性连接该些电极垫110,且于最外侧的线路层131具有凸块底下金属层(Under Bump Metallurgy,简称UBM)134ο如图1E所示，移除该第二载板10’，且于该线路部13上设置一具有离形层102的第三载板10”。如图1F所不，于该封装胶体12与该非主动面Ilb上形成一介电层17,再以激光制程于该封装胶体12上形成盲孔，以于该盲孔中形成导电体16，且于该介电层17上形成电性连接该导电体16的线路层18，之后于该介电层17上形成绝缘保护层17’，且该绝缘保护层17’具有多个外露该线路层18的开孔170。如图1G所示，移除该第三载板10”，再于该凸块底下金属层134上形成焊球19。惟，现有封装结构I的制法中，需设置第一至第三载板10，10’，10”以进行该线路部13与线路层18的制作，不仅增加制程步骤，且增加材料(载板)的成本。此外，由于该封装胶体12为液态成型，所以需待该封装胶体12固化后才可进行移除该第一载板10的制程，因而增加制程时间，导致制造成本提高。又，当移除该第一载板10后，该封装胶体12易发生翘曲(warpage)的现象，致使该封装结构I的可靠度降低。另外，该封装胶体12为颗粒状合成材质，所以于形成盲孔时，该盲孔的壁面会产生凹凸不平整的问题，导致该导电体16的结构不完整而易发生电性不良的情况。因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
技术实现思路
鉴于上述现有技术的种种缺失，本专利技术提供一种，以避免发生翘曲的现象。本专利技术的封装结构，包括:承载件，其具有相对的第一表面与第二表面，且该第一表面上形成有至少一凹槽；至少一电子元件，其设于该凹槽中；绝缘层，其设于该凹槽中，以包覆该电子元件；线路部，其设于该承载件的第一表面上且电性连接该电子元件；以及多个导电体，其设于该承载件中并连通该承载件的第一表面与第二表面，且该导电体电性连接该线路部。本专利技术还提供一种封装结构的制法，其包括:提供一具有相对的第一表面与第二表面的承载件，且该第一表面上形成有至少一凹槽；设置至少一电子元件于该凹槽中；形成绝缘层于该凹槽中，以包覆该电子元件，且该电子元件外露于该绝缘层；形成线路部于该承载件的第一表面上方，且该线路部电性连接该电子元件；形成多个贯穿该承载件的该第一表面与该第二表面的穿孔；以及形成导电材于该穿孔中以作为导电体，且该导电体电性连接该线路部。前述的中，该承载件为封装基板、半导体晶片、晶圆、中介板、经封装或未经封装的半导体元件。前述的中，该电子元件外露于该承载件的第二表面。 前述的中，该电子元件凸出该第一表面。前述的中，该绝缘层的表面与该电子元件的表面齐平。前述的中，形成该绝缘层的材质为模封材、干膜材、线路增层材或光阻材。前述的中，还包括形成至少一介电层于该承载件的第二表面上，且形成线路层于该介电层上，该线路层电性连接该导电体。前述的中，还包括形成多个导电元件于该线路部上。另外，前述的中，还包括设置另一电子元件于该承载件的第二表面上，且该另一电子元件电性连接该导电体。由上可知，本专利技术的，藉由该承载件形成凹槽以收纳该电子元件，所以相较于现有封装胶体作为基板本体，本专利技术不需使用现有第一载板，且不需进行制作封装胶体的制程，因而能有效减少制程步骤，且能减少耗材的使用于降低材料成本。需注意，本专利技术的制法先制作该线路部，再制作该穿孔与该导电体，以简化制程步骤，且于制程中的治具较简易。此外，由于该承载件作为基板本体，所以该绝缘层的制作时间大幅缩短，因而相较于现有技术的封装胶体，本专利技术可缩短制程时间。又，本专利技术使用该承载件作为基板本体，所以可避免发生翘曲的现象，以提升该封装结构的可靠度。另外，本专利技术通过于该承载件中形成该些穿孔，所以该些穿孔的壁面具有较佳的平整性，因而能提升产品的可靠度。【附图说明】图1A至图1G为现有封装结构的制法的剖视示意图；图2A至图2G为本专利技术封装结构的制法的剖视示意图；其中，图2D’为图2D的另一实施例，图2G’为图2G的另一实施例；以及图3为图2G的后续制程的剖视示意图。符号说明I, 2封装结构10第一载板10’第二载板10”第三载板100, 101, 102, 241 离形层11晶片11a, 21a主动面lib, 21b非主动面110,210电极垫12封装胶体13，23线路部130, 230, 17, 27 介电层131，231，18，28 线路层132,232导电盲孔134,234凸块底下金属层16, 26导电体17’绝缘保护层170开孔19焊球20承载件20a第一表面20b, 20b’，20b” 第二表面200凹槽200a底面21，3电子元件22绝缘层22a表面24载板25穿孔29导电元件4电子装置5封装堆迭结构D距离。【具体实施方式】以下藉由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本专利技术可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、及“一”等用语，也仅为便于叙述的明了，而非用于限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。图2A至图2G为本专利技术的封装结构2的制法的剖视示意图。如图2A所示,提供一具有相对的第一表面20a与第二表面20b的承载件20，且该第一表面20a上形成有至少一凹槽200。接着，将具有相对的主动面21a及非主动面2本文档来自技高网...

【技术保护点】
一种封装结构，包括：承载件，其具有相对的第一表面与第二表面，且该第一表面上形成有至少一凹槽；至少一电子元件，其设于该凹槽中；绝缘层，其形成于该凹槽中，以包覆该电子元件；线路部，其形成于该承载件的第一表面上且电性连接该电子元件；以及多个导电体，其设于该承载件中并连通该承载件的第一表面与第二表面，且该导电体电性连接该线路部。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：蒋静雯，陈光欣，陈贤文，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71