半导体组件制造技术

公开了半导体组件。该半导体组件至少具有第一端子，并且包括：引线框，具有相对的第一侧面和第二侧面以及第一引线，第一引线与引线框一体化地形成且第一侧面的一部分用作管芯接收区；安装到管芯接收区的第一半导体芯片，第一半导体芯片具有第一表面和第二表面、第一栅极接合焊盘、第一源极接合焊盘和第一漏极接合焊盘，第一半导体芯片由III‑N半导体材料构成，第一半导体芯片的第二表面耦接到管芯接收区；以及第二半导体芯片，安装到第一半导体芯片且具有第一表面和第二表面、第二栅极接合焊盘、第二源极接合焊盘和第二漏极接合焊盘，第二半导体芯片由硅基材料构成，第二半导体芯片的第二表面耦接到第一源极接合焊盘。

【技术实现步骤摘要】

本技术一般涉及电子设备，并且更特别地涉及其半导体结构及形成半导体装置的方法。
技术介绍
过去，半导体工业使用各种不同的器件结构和方法来形成半导体器件，诸如例如二极管、肖特基二极管、场效应晶体管(FET)、高电子迁移率晶体管(HEMT)等。诸如二极管、肖特基二极管和FET之类的器件典型地由硅衬底制成。由硅衬底制成的半导体器件的缺点包括低击穿电压、过多的反向漏电流、大正向电压降、不合适地低的切换特性、高功率密度和高制造成本。为了克服这些缺点，半导体器件制造者已经转向由化合物半导体衬底(诸如例如，III-N半导体衬底、III-V半导体衬底、II-VI半导体衬底等)制造半导体器件。虽然这些衬底已经改善了器件性能，但是它们是易碎的并且增加制造成本。因此，半导体工业已经开始使用作为硅和III-N材料的组合的化合物半导体衬底来解决成本、可制造性和易碎性的问题。在硅或其它半导体衬底上形成的III-N化合物半导体材料已经被描述在ZhiHe的2011年6月9日公布的美国专利申请公开号2011/0133251A1中和MichaelA.Briere的2013年3月21日公布的美国专利申请公开号2013/0069208A1中。半导体器件制造者已经使用硅半导体材料和III-N半导体材料的组合来制造共源共栅的器件，诸如与硅器件共源共栅的常开的III-N耗尽型HEMT。使用这个材料组合帮助使用常开的III-N耗尽型器件实现常关状态。在配置作为开关的共源共栅的器件中，由于在高漏极偏压下工作的III-N器件的高漏电流，硅器件经常工作在雪崩模式中。在雪崩工作模式中，III-N器件的栅极在大应力之下，其中栅极到源极的电压的绝对值超过器件夹断电压。困难的应力状态(诸如使硅器件工作在雪崩模式中)使器件可靠性劣化，降低击穿电压，并且增大漏电流。共源共栅的半导体器件已经被描述在RakeshK.Lal等人的2013年4月11日公布的美国专利申请公开号2013/0088280A1中。因此，将有利的是具有共源共栅的半导体器件和用于制造共源共栅的半导体器件的方法。将具有更多的优点，即成本有效地实现该结构和方法。
技术实现思路
根据本技术的一个方面，一种半导体组件至少具有第一端子并且包括：引线框，具有相对的第一侧面和第二侧面、以及第一引线，第一引线与引线框一体化地形成并且第一侧面的一部分用作管芯接收区；安装到管芯接收区的第一半导体芯片，第一半导体芯片具有第一表面和第二表面、第一栅极接合焊盘、第一源极接合焊盘和第一漏极接合焊盘，第一半导体芯片由III-N半导体材料构成，其中第一半导体芯片的第二表面耦接到管芯接收区；以及第二半导体芯片，安装到第一半导体芯片并且具有第一表面和第二表面、第二栅极接合焊盘、第二源极接合焊盘和第二漏极接合焊盘，第二半导体芯片由硅基材料构成，其中第二半导体芯片的第二表面耦接到第一源极接合焊盘。在一个实施例中，所述半导体组件还包括：具有第一表面和第二表面的衬底，该第二表面耦接到管芯接收区；以及第二引线和第三引线，其中第二引线和第三引线与引线框电隔离。在一个实施例中，第一漏极接合焊盘电耦接到引线框。在一个实施例中，第一漏极接合焊盘使用夹子或者一个或更多个接合导线而电耦接到引线框。在一个实施例中，第二源极接合焊盘电耦接到第二引线和第一栅极接合焊盘；以及其中第二栅极接合焊盘电耦接到第三引线；并且还包括将衬底耦接到第二引线的电互连件。根据本技术的另一个方面，一种半导体组件至少具有第一端子和第二端子，并且包括：引线框，具有相对的第一侧面和第二侧面、器件接收区和第一引线，第一引线与引线框一体化地形成；绝缘的金属衬底，具有第一表面和第二表面，第二表面耦接到引线框；安装到绝缘的金属衬底的第一半导体芯片，第一半导体芯片具有第一表面和第二表面、第一栅极接合焊盘、第一源极接合焊盘和第一漏极接合焊盘，第一半导体芯片由III-N半导体材料构成，其中第一半导体芯片的第二表面耦接到绝缘的金属衬底；以及第二半导体芯片，安装到第一半导体芯片并且具有第一表面和第二表面、由第一表面形成的阳极以及由第二表面形成的阴极，其中阴极耦接到第一源极接合焊盘。在一个实施例中，所述半导体组件还包括与引线框电隔离的第二引线，其中第一栅极接合焊盘电耦接到阳极并且阳极电耦接到第二引线；以及其中第一漏极接合焊盘通过第一夹子或第一组接合导线而电耦接到引线框，并且其中阳极通过第二夹子或第二组接合导线而电耦接到引线框。根据本技术的又一个方面，一种半导体组件包括：支撑结构，具有顶表面、底表面以及在顶表面与底表面之间的模制化合物；电绝缘的支撑件，具有相对的第一表面和第二表面、以及侧面、从该侧面延伸的第一引线、第二引线以及第三引线、形成于支撑结构中的管芯接收区以及形成于电绝缘的支撑件中的互连结构；安装到管芯接收区的第一半导体芯片，第一半导体芯片具有第一表面和第二表面、第一栅极接合焊盘、第一源极接合焊盘和第一漏极接合焊盘，第一半导体芯片由III-N半导体材料构成，其中第一半导体芯片的第二表面耦接到管芯接收区；以及第二半导体芯片，安装到第一半导体芯片并且具有第一表面和第二表面、第二栅极接合焊盘、第二源极接合焊盘和第二漏极接合焊盘，第二半导体芯片由硅基材料构成，其中第二半导体芯片的第二表面耦接到第一源极接合焊盘。在一个实施例中，第一漏极接合焊盘电耦接到支撑结构，第二源极接合焊盘电耦接到第一引线以及第二引线，并且第二栅极接合焊盘电耦接到第一源极引线。在一个实施例中，管芯接收区电耦接到第三引线。附图说明从结合附图进行的以下详细描述的阅读中将更好理解本技术，在附图中类似的附图标记指示类似的元件，并且在附图中：图1是共源共栅(cascode)配置中的半导体组件的电路示意，其中III-N器件的衬底是浮置的；图2是共源共栅配置中的半导体组件的电路示意，其中III-N器件的衬底耦接到硅半导体器件的源极电极；图3是根据本技术实施例的共源共栅配置中的半导体组件的透视图；图4是沿着图3的截面线4-4截取的图3的半导体组件的截面图；图5是根据本技术其它实施例的共源共栅配置中的半导体组件的透视图；图6是根据本技术其它实施例的共源共栅配置中的半导体组件的透视图；图7是沿着图6的截面线7-7截取的图7的半导体组件的截面图；图8是根据本技术其它实施例的共源共栅配置中的半导体组件的透视图；图9是根据本技术其它实施例的共源共栅配置中的半导体组件的透视图；图10是根据本技术其它实施例的共源共栅配置中的半导体组件的透视图；图11是根据本技术其它实施例的共源共栅配置中的半导体组件的透视图；图12是根据本技术其它实施例的共源共栅配置中的半导体组件的透视图；图13是根据本技术其它实施例的共源共栅配置中的半导体组件的透视图；图14是根据本技术其它实施例的共源共栅配置中的半导体组件的透视图；图15是共源共栅配置中的半导体组件的电路示意，其中III-N器件的衬底是浮置的；图16是共源共栅配置中的半导体组件的电路示意，其中III-N器件的衬底耦接到硅半导体器件的阳极电极；图17是根据本技术其它实施例的共源共栅配置中的半导体组件的透视图；图18是沿着图17的截面线18-18截取的图17本文档来自技高网...

【技术保护点】
一种半导体组件，至少具有第一端子，其特征在于所述半导体组件包括：引线框(12)，具有相对的第一侧面和第二侧面、以及第一引线(16)，第一引线(16)与引线框(12)一体化地形成并且第一侧面的一部分用作管芯接收区(14)；安装到管芯接收区(14)的第一半导体芯片(40)，第一半导体芯片(40)具有第一表面和第二表面、第一栅极接合焊盘(54，55)、第一源极接合焊盘(52)和第一漏极接合焊盘(50)，第一半导体芯片(40)由III‑N半导体材料构成，其中第一半导体芯片(40)的第二表面耦接到管芯接收区(14)；以及第二半导体芯片(60)，安装到第一半导体芯片(40)并且具有第一表面和第二表面、第二栅极接合焊盘(74)、第二源极接合焊盘(72)和第二漏极接合焊盘(70)，第二半导体芯片(60)由硅基材料构成，其中第二半导体芯片(60)的第二表面耦接到第一源极接合焊盘(52)。

【技术特征摘要】
2015.07.24 US 62/196,631;2016.07.12 US 15/207,6261.一种半导体组件，至少具有第一端子，其特征在于所述半导体组件包括：引线框(12)，具有相对的第一侧面和第二侧面、以及第一引线(16)，第一引线(16)与引线框(12)一体化地形成并且第一侧面的一部分用作管芯接收区(14)；安装到管芯接收区(14)的第一半导体芯片(40)，第一半导体芯片(40)具有第一表面和第二表面、第一栅极接合焊盘(54，55)、第一源极接合焊盘(52)和第一漏极接合焊盘(50)，第一半导体芯片(40)由III-N半导体材料构成，其中第一半导体芯片(40)的第二表面耦接到管芯接收区(14)；以及第二半导体芯片(60)，安装到第一半导体芯片(40)并且具有第一表面和第二表面、第二栅极接合焊盘(74)、第二源极接合焊盘(72)和第二漏极接合焊盘(70)，第二半导体芯片(60)由硅基材料构成，其中第二半导体芯片(60)的第二表面耦接到第一源极接合焊盘(52)。2.根据权利要求1所述的半导体组件，其特征在于还包括：具有第一表面和第二表面的衬底(24)，该第二表面耦接到管芯接收区(14)；以及第二引线(18)和第三引线(20)，其中第二引线(18)和第三引线(20)与引线框(12)电隔离。3.根据权利要求2所述的半导体组件，其特征在于第一漏极接合焊盘(50)电耦接到引线框(12)。4.根据权利要求3所述的半导体组件，其特征在于第一漏极接合焊盘(50)使用夹子(102)或者一个或更多个接合导线(82)而电耦接到引线框(12)。5.根据权利要求2所述的半导体组件，其特征在于第二源极接合焊盘(72)电耦接到第二引线(18)和第一栅极接合焊盘(54)；以及其中第二栅极接合焊盘(74)电耦接到第三引线(20)；并且还包括将衬底(24)耦接到第二引线(18)的电互连件(142)。6.一种半导体组件，至少具有第一端子和第二端子，其特征在于所述半导体组件包括：引线框(184)，具有相对的第一侧面和第二侧面、器件接收区(182)和第一引线(186)，第一引线(186)与引线框(184)一体化地形成；绝缘的金属衬底(24)，具有第一表面和第二表面，第二表面耦接到引线框(184)；安装到绝缘的金属衬底(24)的第一半导体芯片(40)，第一半导体芯片(40)具有第一表面和第二表面...

【专利技术属性】
技术研发人员：刘明焦，刘春利，A·萨利赫，B·帕德玛纳伯翰，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国;US