半导体封装组件及其形成方法技术

本发明专利技术公开了一种半导体封装组件及其形成方法，可以提高设计时的灵活性。其中，该半导体封装组件包括：第一封装和第二封装，并且该第二封装接合至该第一封装。其中，该第一封装包括：第一组件和第一RDL(重分布层)结构，该第一RDL结构耦接至该第一组件并且该第一RDL结构含有第一导电线路。该第二封装包括：第二组件和第二RDL结构。其中，该第二RDL结构耦接至该第二组件并且该第二RDL结构含有第二导电线路，其中该第二导电线路直接接触前述的第一导电线路。

【技术实现步骤摘要】

本专利技术涉及封装
，尤其涉及一种三维(3D)半导体封装组件及其形成方法。
技术介绍
由于对电子产品的微型化及多功能性的需求，使得半导体工业经历了持续快速的增长。提高了的集成密度允许更多的芯片(chip)或晶粒(die)集成于半导体封装中，例如2维(2D)半导体封装。但是，2D半导体封装存在物理限制。例如，当将2颗以上的具有不同功能的晶粒放置于2D半导体设备中时，对需要的更复杂的设计和布局的开发变得更加困难。尽管发展并普遍使用了3D集成电路及堆叠晶粒，但是集成于传统3D半导体封装中的多个晶粒被限制在具有相同的尺寸。另外，3D半导体封装技术遭受各种可能导致制造良品率下降的问题。因此，需要开发一种半导体封装组件及其形成方法，能够缓解或消除上述的问题。
技术实现思路
有鉴于此，本专利技术提供一种半导体封装组件及其形成方法，可以提高设计灵活性。本专利技术提供了一种半导体封装组件，包括第一封装和第二封装，该第二封装接合至该第一封装；其中，该第一封装包括：第一组件和第一重分布层结构，该第一重分布层结构耦接至该第一组件，并且该第一重分布层结构包括：第一导电线路；其中，该第二封装包括：第二组件和第二重分布层结构，该第二重分布层结构耦接至该第二组件，并且该第二重分布层结构包括：第二导电线路，直接接触该第一导电线路。其中，该第一封装为第一半导体封装，该第一组件为第一半导体晶粒，该第二封装为第二半导体封装，该第二组件为第二半导体晶粒；其中，该第二半
导体晶粒的主动面朝向该第一半导体晶粒的主动面。其中，该第一封装为第一半导体封装，该第一组件为第一半导体晶粒，并且该第二组件为无源设备。其中，该第一封装包括：多于一个的该第一组件，及/或者，该第二封装包括：多于一个的该第二组件。其中，该第一导电线路和该第二导电线路均包括铜。其中，该第一重分布层结构还包括：第一介电层，围绕该第一导电线路；该第二重分布层结构还包括：第二介电层，围绕该第二导电线路并且直接接触该第一介电层。其中，该第一封装还包括：第一成型模料，围绕该第一组件的侧壁。其中，该第一重分布层结构覆盖该第一成型模料。其中，该第一封装还包括：通孔结构，穿过该第一成型模料并耦接至该第一重分布层结构。其中，还包括：导电组件，耦接至该通孔结构，其中该第一组件设置在该第一重分布层结构和该导电组件之间。其中，该第二封装还包括：第二成型模料，围绕该第二组件的侧壁。其中，该第二重分布层结构覆盖该第二成型模料。其中，该第一组件和该第二组件之一为有源设备，另一为无源设备。其中，该第一封装包括：一个或多于一个的该第一组件，该第二封装包括：一个或多于一个的该第二组件，并且至少一个该第一组件与至少一个该第二组件具有不同的尺寸。本专利技术还提供了一种形成半导体封装组件的方法，包括：形成第一半导体封装，其中该第一半导体封装包括：第一半导体晶粒和第一重分布层结构，该第一重分布层结构耦接至该第一半导体晶粒并且该第一重分布层结构包括第一导电线路；形成第二半导体封装，其中该第二半导体封装包括：第二半导体晶粒，其中该第二半导体晶粒的主动面朝向该第一半导体晶粒的主动面，以及第二重分布层结构，耦接至该第二半导体晶粒以及包括：第二导电线路；以及将该第二半导体封装接合至该第一半导体封装，其中，该第一导电线路直接接触该第二导电线路。其中，该第二半导体封装使用熔融接合方式接合至该第一半导体封装。其中，进一步包括：在将该第二半导体封装接合至该第一半导体封装期间，
对该第一半导体封装及该第二半导体封装应用超声能量。其中，形成该第二半导体封装的步骤包括：在第二载体基底上形成通孔结构；将该第二半导体晶粒接合至该第二载体基底上；在该第二载体基底上形成第二成型模料，其中，该第二成型模料围绕该通孔结构和该第二半导体晶粒的侧壁，其中该第二成型模料露出该通孔结构的顶面以及该第二半导体晶粒的顶面；以及在该第二半导体晶粒和该第二成型模料上形成该第二重分布层结构。其中，进一步包括：在将该第二半导体封装接合至该第一半导体封装之后，移除该第二载体基底。其中，进一步包括：在移除该第二载体基底之后，在该第二半导体封装之上形成导电组件。其中，形成该第一半导体封装的步骤包括：将该第一半导体晶粒接合至第一载体基底之上；在该第一载体基底上形成第一成型模料，其中，该第一成型模料围绕该第一半导体晶粒的侧壁并且露出该第一半导体晶粒的顶面；以及在该第一半导体晶粒和该第一成型模料上形成该第一重分布层结构。其中，进一步包括：在将该第二半导体封装接合至该第一半导体封装之后，移除该第一载体基底；以及对该第一半导体封装和该第二半导体封装执行切割工艺。其中，该第一半导体封装的形成包括：将多于一颗的该半导体晶粒接合至该第一载体基底；其中该第一成型模料进一步围绕该第一半导体晶粒的侧壁，并且露出该第一半导体晶粒的顶面。本专利技术提供了一种形成半导体封装组件的方法，包括：形成第一半导体封装，其中该第一半导体封装包括：第一半导体晶粒和第一重分布层结构，该第一重分布层结构耦接至该第一半导体晶粒并且包括：第一导电线路；形成第二封装，其中该第二封装包括：无源设备和第二重分布层结构，该第二重分布层结构耦接至该无源设备并且包括：第二导电线路；以及将该第二封装接合至该第一半导体封装，其中，该第一导电线路直接接触该第二导电线路。本专利技术实施例的有益效果是：以上的半导体封装组件及其形成方法，通过将两个封装(如半导体封装)接合起来，并使两个封装的导电线路直接接触，从而形成半导体封装组件，因此支持该两个封装在接合起来之前分别制造，从而提高了设计灵活性。附图说明通过阅读接下来的详细描述以及参考所附的附图所做的示例，可以更全面地理解本专利技术，其中：图1A～1C为根据本专利技术一些实施例的各个阶段的形成半导体封装的方法的横截面示意图。图2A～2C为根据本专利技术一些实施例的各个阶段的形成半导体封装的方法的横截面示意图。图3A～3E为根据本专利技术一些实施例的各个阶段的形成半导体封装组件的方法的横截面示意图。图4为根据本专利技术一些实施例的半导体封装组件的横截面示意图。图5为根据本专利技术一些实施例的半导体封装组件的横截面示意图。具体实施方式以下描述为实现本专利技术的一种可预期的模式。该描述用于说明本专利技术的一般原理的目的，并且不应当理解为具有限制性意义。通过参考所附的权利要求可确定本专利技术的范围。本专利技术将参考特定实施例及参考确定的附图来描述，但是本专利技术不限制于此，并且本专利技术仅由权利要求来限制。描述的附图仅是原理图并且不作为限制。在附图中，出于说明目的而夸大了某些组件的尺寸，并且该些组件的尺寸并非按比例绘制。尺寸和相对尺寸不对应本专利技术实践中的真实尺寸。本专利技术的实施例提供了一种3D系统封装(System-In-Package，SIP)半导体封装组件。该半导体封装组件集成了2个以上的组件或晶粒，从而可以降低使用该半导体封装组件的电子产品的尺寸。分别制造该些组件或晶粒，接着将该些组件或晶粒集成于半导体封装组件中。如此，该些组件或晶粒不限制于具有相同的尺寸及/或功能。显著地改善了半导体封装组件的设计灵活性。另外，提前测量该些组件或晶粒，以确保半导体封装组件仅包含合格组件或合格晶粒。如此，可以显著地减轻或消除由于多个缺陷组件或缺陷晶粒所导致的良本文档来自技高网...

【技术保护点】
一种半导体封装组件，其特征在于，包括第一封装和第二封装，该第二封装接合至该第一封装；其中，该第一封装包括：第一组件和第一重分布层结构，该第一重分布层结构耦接至该第一组件，并且该第一重分布层结构包括：第一导电线路；其中，该第二封装包括：第二组件和第二重分布层结构，该第二重分布层结构耦接至该第二组件，并且该第二重分布层结构包括：第二导电线路，直接接触该第一导电线路。

【技术特征摘要】
2015.05.21 US 62/164,725;2015.07.30 US 62/198,865;1.一种半导体封装组件，其特征在于，包括第一封装和第二封装，该第二封装接合至该第一封装；其中，该第一封装包括：第一组件和第一重分布层结构，该第一重分布层结构耦接至该第一组件，并且该第一重分布层结构包括：第一导电线路；其中，该第二封装包括：第二组件和第二重分布层结构，该第二重分布层结构耦接至该第二组件，并且该第二重分布层结构包括：第二导电线路，直接接触该第一导电线路。2.如权利要求1所述的半导体封装组件，其特征在于，该第一封装为第一半导体封装，该第一组件为第一半导体晶粒，该第二封装为第二半导体封装，该第二组件为第二半导体晶粒；其中，该第二半导体晶粒的主动面朝向该第一半导体晶粒的主动面。3.如权利要求1所述的半导体封装组件，其特征在于，该第一封装为第一半导体封装，该第一组件为第一半导体晶粒，并且该第二组件为无源设备。4.如权利要求1所述的半导体封装组件，其中该第一封装包括：多于一个的该第一组件，及/或者，该第二封装包括：多于一个的该第二组件。5.如权利要求1所述的半导体封装组件，其特征在于，该第一导电线路和该第二导电线路均包括铜。6.如权利要求1所述的半导体封装组件，其特征在于，该第一重分布层结构还包括：第一介电层，围绕该第一导电线路；该第二重分布层结构还包括：第二介电层，围绕该第二导电线路并且直接接触该第一介电层。7.如权利要求1所述的半导体封装组件，其特征在于，该第一封装还包括：第一成型模料，围绕该第一组件的侧壁。8.如权利要求7所述的半导体封装组件，其特征在于，该第一重分布层结构覆盖该第一成型模料。9.如权利要求7所述的半导体封装组件，其特征在于，该第一封装还包括：通孔结构，穿过该第一成型模料并耦接至该第一重分布层结构。10.如权利要求9所述的半导体封装组件，其特征在于，还包括：导电组件，耦接至该通孔结构，其中该第一组件设置在该第一重分布层结构和该导电组件之间。11.如权利要求7所述的半导体封装组件，其特征在于，该第二封装还包括：第二成型模料，围绕该第二组件的侧壁。12.如权利要求11所述的半导体封装组件，其特征在于，该第二重分布层结构覆盖该第二成型模料。13.如权利要求1所述的半导体封装组件，其特征在于，该第一组件和该第二组件之一为有源设备，另一为无源设备。14.如权利要求1所述的半导体封装组件，其特征在于，该第一封装包括：一个或多于一个的该第一组件，该第二封装包括：一个或多于一个的该第二组件，并且至少一个该第一组件与至少一个该第二组件具有不同的尺寸。15.一种形成半导体封装组件的方法，其特征在于，包括：形成第一半导体封装，其中该第一半导体封装包括：第一半导体晶粒和第一重分布层结构，该第一重分布层结构...

【专利技术属性】
技术研发人员：林子闳，萧景文，彭逸轩，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71