抗辐射PIP型ONO反熔丝结构及CMOS工艺集成法制造技术
【技术实现步骤摘要】
本专利技术属于微电子集成电路
，涉及一种抗辐射PIP型ONO反熔丝结构及CMOS工艺集成法，可应用于抗辐射FPGA/PROM电路工艺集成。
技术介绍
ONO反熔丝单元中的介质是天然的抗辐射结构单元，具有很高的抗辐射总剂量能力(1.5Mrad(Si))，同时具有非易失性、高可靠性、体积小、速度快、功耗低等优点，在未编程时，ONO反熔丝单元表现出高阻状态，可高达1010欧姆；在上下电极间加上合适电压编程后，ONO反熔丝单元表现出良好的欧姆电阻特性。目前，ONO反熔丝技术已在计算机、通信、汽车、卫星以及航空航天等领域具有极其广泛的应用。传统ONO反熔丝结构如图1所示，在硅衬底00上P阱01中制作有源区22和场区02；并以此为基通过N型离子注入和退火方式形成反熔丝下极板03的N+扩散区；在反熔丝下极板03的N+扩散区工艺完成后，生长反熔丝孔腐蚀掩蔽层05，并通过光刻腐蚀制作反熔丝孔16；生长ONO反熔丝介质层06；采用N型掺杂的多晶硅层形成反熔丝上极板07；淀积PMD介质层08，并光刻腐蚀形成接触孔，淀积金属AL层，引出反熔丝上极板电极10。因此，该传统结构为三明...
【技术保护点】
抗辐射PIP型ONO反熔丝结构，其特征在于，所述ONO反熔丝结构是制作在位于硅衬底(00)上的P/N阱区(01、11)中的场区(02)之上；所述ONO反熔丝结构由下至上包括反熔丝下极板(03)、反熔丝孔腐蚀掩蔽层(05)、ONO反熔丝介质层(06)、反熔丝上极板(07)，反熔丝下极板(03)为N型饱和掺杂的非晶硅薄膜，覆盖于场区(02)上，反熔丝下极板(03)的侧壁采用SPACER保护，形成SPACER侧墙(04)，反熔丝下极板(03)的正上方设置贯通反熔丝孔腐蚀掩蔽层(05)的反熔丝孔(16)，反熔丝孔腐蚀掩蔽层(05)覆盖于有源区(22)、反熔丝下极板(03)上，ONO...
【技术特征摘要】
1.抗辐射PIP型ONO反熔丝结构，其特征在于，所述ONO反熔丝结构是制作在位于硅衬底(00)上的P/N阱区(01、11)中的场区(02)之上；所述ONO反熔丝结构由下至上包括反熔丝下极板(03)、反熔丝孔腐蚀掩蔽层(05)、ONO反熔丝介质层(06)、反熔丝上极板(07)，反熔丝下极板(03)为N型饱和掺杂的非晶硅薄膜，覆盖于场区(02)上，反熔丝下极板(03)的侧壁采用SPACER保护，形成SPACER侧墙(04)，反熔丝下极板(03)的正上方设置贯通反熔丝孔腐蚀掩蔽层(05)的反熔丝孔(16)，反熔丝孔腐蚀掩蔽层(05)覆盖于有源区(22)、反熔丝下极板(03)上，ONO反熔丝介质层(06)覆盖于反熔丝孔腐蚀掩蔽层(05)上，并填充在反熔丝孔(16)内，反熔丝上极板(07)是N型饱和掺杂的多晶硅薄膜。2.根据权利要求1所述的抗辐射PIP型ONO反熔丝结构，其特征在于，所述反熔丝下极板(03)由POCL3饱和掺杂非晶硅形成。3.根据权利要求1所述的抗辐射PIP型ONO反熔丝结构，其特征在于，所述反熔丝孔腐蚀掩蔽层(05)是Si3N4介质层。4.抗辐射PIP型ONO反熔丝CMOS工艺集成法，其特征在于，与CMOS器件实现工艺集成的步骤如下：(1)提供硅衬底(00)，并在硅衬底(00)上依次制作所需的P/N阱区(01、11)、场区(02)和有源区(22)，并去除有源区(22)内的氧化层；(2)以上述表面作为衬底，先热生长栅氧化层，再淀积一层非晶硅层，并对非晶硅层采用POCL3进行饱和掺杂；通过干法刻蚀工艺形成MOS器件栅极(12)和ONO反熔丝下极板(03)，反熔丝下极板(03)在场区(02)上；(3)在MOS器件的有源区(22)制作MOS器件的源/漏LDD区(131、132)，并通过TEOS淀积和腐蚀工艺形成SPACER侧墙(04)，再通过光刻、离子注入、高温退火形成MOS器件的源/漏区(151、152)；(4)在P阱区(01)内的MOS器件的N+源/漏场边缘区制作有源区P+注入截止区(14)；(5)在上述的表面淀积一层反熔丝孔腐蚀掩蔽层(05)，并制作反熔丝孔腐蚀的窗口，腐蚀反熔丝孔腐蚀掩蔽层(05)，以形成反熔丝孔(16)；(6)在上述的表面上形成ONO反熔丝介质层(06)；(7)在ONO反熔丝...
【专利技术属性】
技术研发人员：刘国柱，洪根深，赵文斌，吴建伟，朱少立，徐静，刘佰清，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。