一种基于RISC-V的IO芯粒NoC网络节点高速接口电路制造技术

本申请提供一种基于RISC‑V的IO芯粒NoC网络节点高速接口电路，包括PCIe、RapidIO、DDR以及配置管理单元；配置管理单元包括RISC‑V指令核、CROSSBAR总线、配置单元、AXI 1to6转换桥；配置单元包括AXI 1分6转换桥、多个配置桥；CRO SSBAR总线输出的AXI接口进行1分6处理。本申请通过在RISC‑V核和接口IP之间增设配置桥单元这一创新设计，实现对IO设备的高效初始化配置。

【技术实现步骤摘要】

本专利技术属于芯粒，特别是涉及一种基于risc-v的io芯粒noc网络节点高速接口电路。

技术介绍

1、在纳米工艺条件下，芯片设计面临着制造成本攀升、良率降低等严峻问题，芯粒技术应运而生，成为解决这些问题的关键途径。通过将不同工艺的模块化、小型化芯粒进行堆叠形成芯片，能够以较低成本获取较高性能。依据芯粒功能的差异，可将其分为计算芯粒、存储芯粒、控制芯粒、io芯粒等多种类型。

2、当io芯粒采用noc网络架构时，其中的pcie、rapidio、ddr等高速接口ip在通过noc网络路由方式进行初始化时，存在速度缓慢的问题，并且配置过程中cpu会占用路由节点资源，影响系统整体性能。

技术实现思路

1、本专利技术目的在于解决
技术介绍
中提出的问题，提出一种基于risc-v的io芯粒noc网络节点高速接口电路。

2、本申请提供一种基于risc-v的io芯粒noc网络节点高速接口电路，包括pcie、rapidio、ddr以及配置管理单元构成；其中，配置管理单元采用risc-v指令核作为处理器，通过a本文档来自技高网...

【技术保护点】

1.一种基于RISC-V的IO芯粒NoC网络节点高速接口电路，其特征在于，包括PCIe、RapidIO、DDR以及配置管理单元；其中，配置管理单元采用RISC-V指令核作为处理器，通过AXI总线与片上各个IP的配置通道相连，并编写针对性驱动软件，实现对片上各个IP的初始化配置管理功能；

2.根据权利要求1所述的接口电路，其特征在于，配置桥包括PCIe配置桥、RapidIO配置桥、DDR配置桥；

3.根据权利要求1所述的接口电路，其特征在于，配置桥工作在两个时钟域，与RISC-V接口的配置单元时钟工作在低时钟域，各个IP配置接口的工作在自身时钟域；采用两个异步FIF...

【技术特征摘要】

1.一种基于risc-v的io芯粒noc网络节点高速接口电路，其特征在于，包括pcie、rapidio、ddr以及配置管理单元；其中，配置管理单元采用risc-v指令核作为处理器，通过axi总线与片上各个ip的配置通道相连，并编写针对性驱动软件，实现对片上各个ip的初始化配置管理功能；

2.根据权利要求1所述的接口电路，其特征在于，配置桥包括pcie配置桥、rapidio配置桥、ddr配置桥；

3.根据权利要求1所述的接口电路，其特征在于，配置桥工作在两个时钟域，与risc-v接口的配置单元时钟工作在低时钟域，各个ip配置接口的工作在自身时钟域；采用两个异步fifo结构来完成两...

【专利技术属性】
技术研发人员：高营，王淑芬，魏敬和，刘国柱，王乐然，刘一阳，章震，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：