用于互连方案的方法技术

本发明专利技术涉及用于互连方案的方法。具体的，本发明专利技术提供一种制造半导体装置的方法，所述方法包含：形成第一电介质层于衬底上；形成第一沟槽于所述第一电介质层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第二部分以形成第三沟槽；所述金属线的第三部分安置在所述第二沟槽与所述第三沟槽之间。所述方法还包含形成第二电介质层于所述第二沟槽和所述第三沟槽内。

Method for interconnection scheme

The invention relates to a method for interconnecting a scheme. Specifically, the invention provides a method of manufacturing a semiconductor device, the method includes forming a first dielectric layer on a substrate; a first trench is formed on the first dielectric layer; forming a metal line in the first trench; removing the metal line of the first part to form second grooves, and the second part remove the metal line to form third grooves; third part of the metal wire is placed between the second groove and the third groove. The method further includes forming a second dielectric layer within the second trench and the third trench.

【技术实现步骤摘要】

本专利技术涉及一种用于半导体互连方案的方法及相关装置。
技术介绍
半导体集成电路(IC)产业经历了快速的成长期。IC的设计和材料的技术进步已产生了好几代的半导体集成电路，其中每一代都比上一代具有更小更复杂的电路。在半导体集成电路的演进过程中，功能密度(即每个芯片区域内互连设备的数量)已普遍增加，但几何尺寸(即制造过程可制造的最小装置(或线))却有所减少。这种按照比例缩小的工艺具有提高生产效率和降低相关费用的好处。此外，这种按照比例缩小的工艺也提高了IC处理和制造的复杂性。为了实现这些先进的工艺，IC处理和制造方面也需要取得类似的发展。当例如金属氧化物半导体场效应晶体管(MOSFET)的半导体设备透过各种技术缩小尺寸时，其导线之间的互相连接以及晶体管和其它设备之间的布线相关联的介电材料在IC的性能提升方面扮演更重要的角色。尽管IC制造设备的现有方法已普遍满足其预期目的，但它们并没有在各方面都完全令人满意。例如，形成具有短长度的金属线，或简称为金属岛，则面对很大的挑战。
技术实现思路
本专利技术提供一种方法，其包含：形成第一介电层于衬底上；形成第一沟槽于所述第一介电层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第二部分以形成第三沟槽，其中所述金属线的第三部分安置在所述第二沟槽与所述第三沟槽之间；以及形成第二介电层于所述第二沟槽和所述第三沟槽内。本专利技术也提供一种方法，其包含：形成第一介电层于衬底上；形成金属线于所述第一介电层中；形成图形化硬掩模层于所述金属线，其中所述图案化硬掩模层具有暴露所述金属线的第一开口和第二开口；通过所述第一开口和所述第二开口分别去除所述金属线的所述暴露部分，以形成第一沟槽和第二沟槽；以及形成第二介电层于所述第一沟槽和所述第二沟槽内。本专利技术更提供一种装置，其包含：第一金属线沿着第一方向安置在衬底上；以及第二金属线沿着所述第一方向并对准到所述第一金属线，其中所述第二金属线的侧壁沿着所述第一方向具有一个锥形侧壁轮廓，其中所述第二金属线沿着所述第一方向的底侧比所述第二金属线的顶侧宽。本
技术实现思路
提供一种形成小的金属岛的方法。所述方法使用切割金属线以形成金属岛以避免小的空隙填充缺陷。所述方法使用一方案，所述方案包含首先形成金属线，包括金属岛，接着形成低k介电层，以最小化工艺对低k介电层上所引起的损伤。附图说明为协助读者达到最佳理解效果，建议在阅读本专利技术时同时结合附图和以下详细说明。应该注意的是，遵照行业内标准做法，各特征不是按比例绘制。事实上，为了清楚的讨论，各特征尺寸可以任意放大或缩小。图1为根据一些实施例构成的半导体装置的示例制造方法的流程图。图2A、3A、4A、4C、5A、6A、6C和7A为根据一些实施例的示例半导体装置的俯视图。图2B为根据一些实施例的示例半导体装置横跨图2A中的线A-A的截面图。图3B为根据一些实施例的示例半导体装置横跨图3A中的线B-B的截面图。图4B为根据一些实施例的示例半导体装置横跨图4A中的线B-B的截面图。图4D为根据一些实施例的示例半导体装置横跨图4C中的线B-B的截面图。图5B为根据一些实施例的示例半导体装置横跨图5A中的线A-A的截面图。图6B为根据一些实施例的示例半导体装置横跨图6A中的线A-A的截面图。图6D为根据一些实施例的示例半导体装置横跨图6C中的线A-A的截面图。图7B和图7C为根据一些实施例的示例半导体装置横跨图7A中的线A-A的截面图。具体实施方式以下揭露内容提供了数个不同的实施例或示例，用于实现所提供主题的不同特征。为简化本
技术实现思路
，各装置和布局的具体示例描述如下。当然，这些仅仅是示例且并不旨在有所限定。例如，本描述中的第一特征基于第二特征，跟随第二特征的形成可以包含一些实施例，所述实施例中第一特征和第二特征以直接接触形成；也可以包含一些实施例，所述实施例中附加特征形成于第一特征与第二特征之间，以使得所述第一特征和第二特征以间接接触形成。此外，本
技术实现思路
可在各个示例中重复参考数值和/或字母。这种重复是为了简化和清楚的目的，本身并不表明所讨论的各个实施例和/或布置之间的关系。此外，为便于描述本文，空间相对术语，如“在……之下”，“以下”，“下”，“上方”，“上面的”等，在本文中被使用。所述术语用来描述一个元件，或与另一元件(多个)特征的关系，或图中所示的特征(多个特征)。空间相对术语意在包括正在使用或操作中的装置的不同方向，除了在附图中已描述的方向。所述装置可被另外定位(旋转90度或沿其它方向)，并在此使用的空间相对描述符同样可以相应地解释。图1所示为根据一些实施例来制造一个或多个半导体装置的方法100的流程图。参看图2A到2B、图3A到3B、图4A到4D、图5A到5B、图6A到6D和图7A到7C中所示的半导体装置200，所述方法100在下文中详细讨论。图1是根据本
技术实现思路
的各方面来制造一个或多个半导体装置的方法100的实施例的流程图。以图2A到图7B中所示的半导体装置200为例，所述方法100在下文中详细讨论。参看图1和图2A到2B，所述方法100是从步骤102的提供衬底210开始。所述衬底210可以是硅块材衬底。或者，所述衬底210可以包含：元素半导体，如晶体结构中的硅或锗；化合物半导体，如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；或上述的组合。其它可能的衬底210还包含绝缘体上的硅(Silicon-on-insulator,SOI)衬底。SOI衬底使用氧的注入分离(Separationbyimplantationofoxygen,SIMOX)、晶片接合和/或其它合适的方法制造。一些衬底210的例子还包含绝缘层。所述绝缘层包括任何合适的材料，包含氧化硅、蓝宝石和/或上述的组合。一个绝缘层的例子为埋氧层(Buriedoxidelayer,BOX)。所述绝缘层可由任何合适的处理形成，如注入(如，SIMOX)、氧化、沉积和/或其它合适的处理。在某些半导体装置200例子中，所述绝缘层是绝缘体上的硅衬底的组成部分(如，层)。衬底210还可以包含各种掺杂区域。所述掺杂区域可以与p型掺杂剂，如硼或二氟化硼(BF2)；n型掺杂剂，如磷或砷；或上述的组合掺杂。所述掺杂区域可在P阱结构、N阱结构、双阱结构或使用凸起结构中直接形成于所述衬底210之上。所述衬底210可另包含各种活性区域，如经布置用于N型金属氧化物半导体晶体管装置的区域和经布置用于P型金属氧化物半导体晶体管装置的区域。所述衬底210还可包含各种隔离特征。所述隔离特征于所述衬底210中分离各种装置区域。所述隔离功能包含不同的结构，所述不同的结构通过使用不同的处理技术形成。例如，所述隔离特征可包含浅沟槽隔离(Shallowtrenchisolation,STI)特征。STI的形成可包含于衬底210中蚀刻沟槽，且用如氧化硅、氮化硅或氮氧化硅的绝缘体材料填充沟槽。所述填充的沟槽可具有多层结构，如具有氮化硅填充的沟槽的热氧化物衬里层。可执行化学机械抛光(Chemicalmechanicalpolishing,CMP)以回抛光超出的绝缘材料且平面化所述隔离特征的所述顶面。所述衬底210还可包含本文档来自技高网...

【技术保护点】
一种方法，其包括：形成第一电介质层于衬底上；形成第一沟槽于所述第一电介质层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第二部分以形成第三沟槽，其中所述金属线的第三部分安置在所述第二沟槽与所述第三沟槽之间；以及形成第二电介质层于所述第二沟槽和所述第三沟槽内。

【技术特征摘要】
2015.07.20 US 14/803,6711.一种方法，其包括：形成第一电介质层于衬底上；形成第一沟槽于所述第一电介质层中；形成金属线于所述第一沟槽中；去除所述金属线的第一部分以形成第二沟槽，并去除所述金属线的第二部分以形成第三沟槽，其中所述金属线的第三部分安置在所述第二沟槽与所述第三沟槽之间；以及形成第二电介质层于所述第二沟槽和所述第三沟槽内。2.根据权利要求1所述的方法，其中所述金属线的第一部分包括具有第一宽度的顶部部分以及具有不同于所述第一宽度的第二宽度的底部部分。3.根据权利要求2所述的方法，其中所述第二宽度大于所述第一宽度。4.根据权利要求1所述的方法，其中去除所述金属线的所述第一部分以形成所述第二沟槽后，所述金属线的所述第一部分界定了所述第二沟槽的第一侧壁且所述金属线的所述第三部分界定了所述第二沟槽的第二侧壁，其中去除所述金属线的所述第二部分以形成所述第三沟槽后，所述金属线的所述第二部分界定所述第二沟槽的第三侧壁且所述金属线的所述第三部分界定所述第三沟槽的第四侧壁。5.根据权利要求1所述的方法，其中所述去除金属线的所述第一部分以形成所述第二沟槽且去除金属线的所述第二部分以形成所述第三沟槽的方法包括：于所述金属线上形成具有两个开口的硬掩模，其中所述金属线的所述第一部分和...

【专利技术属性】
技术研发人员：姚欣洁，卡罗斯·H·迪雅兹，蔡政勋，李忠儒，黄建桦，田希文，眭晓林，包天一，吴永旭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71