用于清洗半导体器件结构的互连结构的通孔的方法技术

提供了用于形成半导体器件结构的方法。该方法包括在衬底上方的第一介电层中形成金属层以及在金属层上方形成蚀刻停止层。蚀刻停止层由含金属材料制成。该方法也包括在蚀刻停止层上方形成第二介电层以及通过蚀刻工艺去除部分第二介电层以暴露蚀刻停止层并且形成通孔。该方法还包括对通孔和第二介电层实施等离子体清洗工艺，以及通过使用包括氮气(N2)和氢气(H2)的等离子体实施等离子体清洗工艺。本发明专利技术的实施例还涉及用于清洗半导体器件结构的互连结构的通孔的方法。

【技术实现步骤摘要】

本专利技术的实施例涉及半导体器件结构，更具体地，涉及用于清洗半导体器件结构的互连结构的通孔的方法。
技术介绍
半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在材料层上形成电路组件和元件来制造半导体器件。通常在单个半导体晶圆上制造许多集成电路，并且通过沿着划线在集成电路之间锯切来分割晶圆上的单独的管芯。例如，通常以多管芯模块或其它类型的封装分别封装单独的管芯。在半导体器件的制造中，为了增加器件密度，半导体器件的尺寸已经不断减小。相应地，提供了多层互连结构。互连结构可以包括一个或多个导线和通孔层。虽然现有的互连结构和制造互连结构的方法对于它们的预期目的通常已经足够，但是它们不是在所有方面都已完全令人满意。
技术实现思路
本专利技术的实施例提供了一种用于形成半导体器件结构的方法，包括：在衬底上方的介电层中形成金属层；在所述金属层上方形成蚀刻停止层，其中，所述蚀刻停止层由含金属材料制成；在所述蚀刻停止层上方形成第二介电层；通过蚀刻工艺去除部分所述第二介电层以暴露所述蚀刻停止层并且形成通孔；以及对所述通孔和所述第二介电层实施等离子体清洗工艺，其中，通过使用包括氮气(N2)和氢气(H2)的等离子体实施所述等离子体清洗工艺。本专利技术的另一实施例提供了一种用于形成半导体器件结构的方法，包括：在衬底上方形成蚀刻停止层，其中，所述蚀刻停止层由含铝材料制成；在所述蚀刻停止层上方形成介电层；在所述介电层上方形成抗反射层；在所述抗反射层上方形成硬掩模层；在所述硬掩模层上方形成图案化的光刻胶层；通过使用所述图案化的光刻胶层作为掩模并且通过实施第一蚀刻工艺蚀刻部分所述抗反射层；通过实施第二蚀刻工艺蚀刻穿过所述抗反射层和蚀刻部分所述介电层以在所述介电层中形成开口；以及通过实施第三蚀刻工艺蚀刻穿过所述介电层和所述蚀刻停止层以形成通孔部分；以及对所述通孔和第二介电层实施等离子体清洗工艺，其中，通过使用包括氮气(N2)和氢气(H2)的等离子体实施所述等离子体清洗工艺。本专利技术的又一实施例提供了一种用于形成半导体器件结构的方法，包括：在衬底上方形成金属层；在所述金属层上方形成蚀刻停止层，其中，所述蚀刻停止层由含铝材料制成；在所述蚀刻停止层上方形成介电层；去除部分所述介电层以暴露所述蚀刻停止层并且形成通孔，其中，在所述蚀刻停止层上和所述通孔的侧壁上形成金属氧化物层；以及实施等离子体清洗工艺以去除所述金属氧化物层，其中，通过使用包括氮气(N2)和氢气(H2)的等离子体实施所述等离子体清洗工艺。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A至图1N示出了根据本专利技术的一些实施例的形成具有互连结构的半导体器件结构的各个阶段的截面表示。图2A至图2G示出了根据本专利技术的一些实施例的形成具有互连结构的半导体器件结构的各个阶段的截面表示。图3A至图3F示出了根据本专利技术的一些实施例的形成具有互连结构的半导体器件结构的各个阶段的截面表示。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。描述了实施例的一些变化。贯穿各个视图和示例性实施例，相同的参考标号用于指代相同的元件。应该理解，可以在方法之前、期间和之后提供额外的操作，并且对于方法的其他实施例，可以代替或消除所描述的一些操作。提供了用于形成具有互连结构的半导体结构的实施例。互连结构包括形成在介电层(诸如金属间电介质，IMD)中的多个金属化层。用于形成互连结构的一种工艺是双镶嵌工艺。图1A至图1N示出了根据本专利技术的一些实施例的形成具有互连结构的半导体器件结构100a的各个阶段的截面表示。图1A至图1N示出了用于形成双镶嵌结构的先沟槽工艺。如图1A所示，半导体器件结构100a包括衬底102。衬底102可以由硅或其它半导体材料制成。可选地或额外地，衬底102可以包括诸如锗的其它元素半导体材料。在一些实施例中，衬底102由诸如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体制成。在一些实施例中，衬底102由诸如硅锗、碳化硅锗、磷砷化镓或磷化镓铟的合金半导体制成。在一些实施例中，衬底102包括外延层。例如，衬底102具有位于块状半导体上面的外延层。在衬底102中形成一些器件元件(未示出)。器件元件包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、P-沟道和/或n-沟道场效应晶体管(PFET/NFET)等)、二极管和/或其它适用的元件。实施诸如沉积、蚀刻、注入、光刻、退火和/或其它适用的工艺的各种工艺以形成器件元件。在一些实施例中，在前段制程(FEOL)工艺中在衬底102中形成器件元件。衬底102可以包括诸如p-型阱或n-型阱的各个掺杂区域。掺杂区域可以掺杂有诸如硼或BF2的p-型掺杂剂和/或诸如磷(P)或砷(As)的n-型掺杂剂。掺杂区域可以在衬底102上、p-阱结构中、n-阱结构中或双-阱结构中直接形成。衬底102还可以包括诸如浅沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部件的隔离部件(未示出)。隔离部件可以限定和隔离各个器件元件。如图1A所示，在衬底102上形成第一介电层106(例如，金属间电介质，IMD)，以及第一金属层104嵌入在第一介电层106中。在后段制程(BEOL)工艺中形成第一介电层106和第一金属层104。第一介电层106可以是单层或多层。第一介电层106由氧化硅(SiOx)、氮化硅(SixNy)、氮氧化硅(SiON)、具有低介电常数(低-k)的介电材料或它们的组合制成。在一些实施例中，第一介电层106由具有小于约2.5的介电常数(k)的极低-k(ELK)介电材料制成。在一些实施例中，ELK介电材料包括碳掺杂的氧化硅、非晶氟化碳、聚对二甲苯、双-苯并环丁烯(BCB)、聚四氟乙烯(PTFE)(Teflon)或碳氧化硅聚合物(SiOC)。在一些实施例中，ELK介电材料包括诸如氢倍半硅氧烷(HSQ)、多孔甲基倍半硅氧烷(MSQ)、多孔聚芳醚(PAE)、多孔SiLK或多孔氧化硅(SiO2)的现有介电材料的多孔版。在一些实施例中，介电层106通过等离子体增强化学汽相沉积(PECVD)工艺或旋涂工艺沉积。在一些实施例中，第一金属层104由铜(Cu)、铜合金、铝(Al)、铝合金、钨(W)、钨合金、钛(Ti)、钛合金、钽(Ta)或钽合金制成。在一些实施例中，第一金属本文档来自技高网...

【技术保护点】
一种用于形成半导体器件结构的方法，包括：在衬底上方的介电层中形成金属层；在所述金属层上方形成蚀刻停止层，其中，所述蚀刻停止层由含金属材料制成；在所述蚀刻停止层上方形成第二介电层；通过蚀刻工艺去除部分所述第二介电层以暴露所述蚀刻停止层并且形成通孔；以及对所述通孔和所述第二介电层实施等离子体清洗工艺，其中，通过使用包括氮气(N2)和氢气(H2)的等离子体实施所述等离子体清洗工艺。

【技术特征摘要】
2015.07.17 US 14/802,7341.一种用于形成半导体器件结构的方法，包括：在衬底上方的介电层中形成金属层；在所述金属层上方形成蚀刻停止层，其中，所述蚀刻停止层由含金属材料制成；在所述蚀刻停止层上方形成第二介电层；通过蚀刻工艺去除部分所述第二介电层以暴露所述蚀刻停止层并且形成通孔；以及对所述通孔和所述第二介电层实施等离子体清洗工艺，其中，通过使用包括氮气(N2)和氢气(H2)的等离子体实施所述等离子体清洗工艺。2.根据权利要求1所述的用于形成半导体器件结构的方法，其中，氮气(N2)的流量和氢气(H2)的流量的比率在从约2/1至约4/1的范围内。3.根据权利要求1所述的用于形成半导体器件结构的方法，还包括：在所述等离子体清洗工艺之后，对所述第二介电层实施湿清洗工艺。4.根据权利要求1所述的用于形成半导体器件结构的方法，其中，通过使用包括含氟气体的蚀刻气体实施所述蚀刻工艺。5.根据权利要求1所述的用于形成半导体器件结构的方法，其中，所述蚀刻工艺和所述等离子体清洗工艺在相同的室中实施。6.根据权利要求1所述的用于形成半导体器件结构的方法，还包括：在所述金属层下方形成阻挡层，其中，所述金属层由所述阻挡层围绕；以及在所述金属层上方形成覆盖层。7.根据权利要求1所述的用于形成半导体器件结构的方法，还包括：将导电材料填入所述通孔以形成...

【专利技术属性】
技术研发人员：郑台新，张哲诚，陈威廷，萧伟印，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71