填充集成电路中的凹穴的方法技术

本发明专利技术涉及填充集成电路中的凹穴及其结果装置，揭露一种方法，能够在集成电路装置及该结果装置中填充高深宽比的凹穴，而不具有孔隙或间隙。实施例包含于第一层间介电层中提供主动区域及/或栅极接触；形成选择性保护覆盖层于该接触的上表面上；形成第二层间介电层于该保护覆盖层的上表面上及该第一层间介电层的上表面上；形成硬掩膜堆叠于该第二层间介电层上；在该第二层间介电层及硬掩膜堆叠中，形成曝露出一个或多个保护覆盖层的凹穴；在该堆叠中移除选择性层以减少该凹穴的深度；以及以金属层填充该凹穴，其中，在一个或多个凹穴中的该金属层连接至经曝露的该一个或多个保护覆盖层的上表面。

【技术实现步骤摘要】

本专利技术揭露大致关于设计及制造集成电路(IC，Integrated Circuit)装置。本专利技术揭露适用在22纳米技术节点及更超越的技术中填充集成电路装置中的凹陷而不具有空隙或间隙。
技术介绍
一般而言，在集成电路装置的制造中，光学微影制程可被用在转印/图案化用于建立各种装置、元件及电路的凹穴、沟槽及/或凹陷区域上。不同类型的凹穴可以在该制造流程的不同的阶段形成。例如，该凹穴可以具有不同的形状、深度及/或尺寸并且可以建立在衬底的不同区域中。例如，用以形成接触的凹穴可能具有一种尺寸及深宽比(例如，深度对宽度的比)、可能位在该衬底中的特定位置及可能以诸如钨(W，Tungsten)的特定材料填充，而用于金属线路的沟槽可能具有不同的尺寸及深宽比并且可能以诸如铜(Cu，Copper)的不同的材料来填充。在金属层中的该金属线路沟槽或通道可以用在该集成电路中内用于连接不同的装置的铜来填充，而浅沟槽隔离(STI，Shallow Trench Isolation)区域可用氧化物填充以用于将各种装置彼此电性绝缘。在该半导体工业上，先进的技术被用来设计及制造可能包含具有较小的几何的电路元件(例如，晶体管、互连线路、导通孔等等)的较小的集成电路装置。然而，在较小的集成电路装置中，以不同材料所填充的凹穴可能收缩，该收缩会带来各种挑战。例如，填充有材料(例如，铜)的沟槽可能经由填充而使得可能发展出孔隙斑点/区域，该孔隙斑点/区域可能由于该材料的不充足/不规则的填充所造成。该孔隙可能会降低集成电路装置中的各层或元件之间的互连性及造成性能或可靠度问题。例如，该孔隙可能因为沟槽(例如，太深)具有高深宽比，使得该填充材料可能无法完全填充该沟槽。图1A为在例示性集成电路装置中的各层的横截面图示。图1A说明包含在硅(Si，Silicon)衬底(为了说明方便而未图示)上方的层间介电层(ILD，Interlayer Dielectric)101、主动区域及栅极接触(例如，钨)103a至103d、蚀刻终止层105、另一层层间介电层107、介电质硬掩膜(DHM，Dielectric Hard-Mask)层109(诸如氮氧化硅(SiON，Silicon Oxynitride))、金属硬掩膜(MHM，Metal Hard-Mask)层111(例如，氮化钛(TiN，Titanium Nitride))及形成在该金属硬掩膜层111的上表面上的金属(例如，铜)层113的堆迭100。此外，该金属层可以填充可能已经通过各种集成电路制造(例如，微影-蚀刻)流程所形成的凹穴/沟槽115及117(例如，导通孔或金属线路沟槽)。在用金属填充之前，可以形成薄阻障/种子层119于该凹穴内。图1B及1C说明在例示性集成电路装置中的结构的横截面视图。在图1B中，影像121包含沟槽115，该沟槽115是以材料(例如，铜)填充；然而，存在着可能因为填充材料不充足所导致的孔隙123。再者，图1C描绘的是说明该孔隙123的不同视角的影像125。如所说明者，不同的凹穴/沟槽(例如，115或117)可以在不同的深度产生不同的深宽比。在深沟槽(例如，高深宽比)的例子中，有可能该沟槽没有完全地以想要的材料填充，其中可能存在孔隙或间隙。如同所提到的，此类的孔隙或间隙可能造成在集成电路装置中的效能或可靠度上的问题。因此，在集成电路装置及其结果装置中，对于能够对高深宽比凹穴填充而不会有孔隙或间隙的方法将存在着需求。
技术实现思路
本专利技术揭露的一方面是包含在衬底中的凹穴的降低的深宽比的集成电路装置，其中，该凹穴可以个别的材料填充并且于该填充材料中不具有孔隙或间隙。本专利技术揭露的另一个方面为用于减少在衬底中的凹穴的深宽比的方法，其中，该凹穴可以个别的材料填充而不会有孔隙或间隙于该填充材料中。本专利技术揭露的额外方面及其它特征将在后续说明中提出并且有一部分对于具有一般熟习该项技艺中的人士当审视下文或可能由本专利技术揭露的实施而学会之后将是显而易见的。如附加的权利要求书中所明确指出者，可以实现并获得本专利技术揭露的优点。依据本专利技术揭露，某些技术功效可以通过一种方法而部分达成，该方法包含：在第一层间介电层中提供主动区域及/或栅极接触；形成选择性保护覆盖层于该接触的上表面上；形成第二层间介电层于该保护覆盖层的上表面上及该第一层间介电层的上表面上；形成硬掩膜堆迭于该第二层间介电层上；在该第二层间介电层及硬掩膜堆迭中，形成曝露一个或多个保护覆盖层的凹穴；在该堆迭中移除选择性层以降低该凹穴的深度；以及以金属层填充该凹穴，其中，在一个或多个凹穴中的该金属层连接至经曝露的该一个或多个保护覆盖层的上表面。其中一个方面包含在形成该选择性保护覆盖层之前，执行化学机械研磨(CMP，Chemical Mechanical Polishing)。另一个方面包含在形成该第二层间介电层之前，形成蚀刻终止层。在其中一个方面中，该硬掩膜堆迭的形成包含形成第一介电质硬掩膜(DHM1，Dielectric Hard-Mask)层、金属硬掩膜(MHM，Metal Hard-Mask)层、第二介电质硬掩膜(DHM2，Dielectric Hard-Mask)层、旋涂式硬掩膜(SOH，Spin-On Hard-Mask)层及抗反射涂布(Anti-Reflective Coating，ARC)硬掩膜层。在某些方面中，该选择性层包含该金属硬掩膜层、该第二介电质硬掩膜层、该旋涂式硬掩膜层及该抗反射涂布层。在另一个方面中，该方法包含在形成该金属层之前，共形地形成阻障金属/种子层于该第一介电质硬掩膜层及层间介电层的曝露表面上。在其中一个方面中，该方法包含移除经曝露的该一个或多个保护覆盖层的上方部分。在某些方面中，该金属硬掩膜层的移除速率较快于经曝露的该一个或多个保护覆盖层的该上方部分的移除速率。在另一个方面中，该方法包含在以该金属层填充后，执行化学机械研磨到达该第二层间介电层的上表面。在其中一个方面中，该保护覆盖层包括钌覆盖层。在另一个方面中，该接触为以钨填充的凹穴。在另一个方面中，该凹穴包含互连导通孔及沟槽。在其中一个方面中，该金属包含铜，并且该方法更包含通过电化学电镀(ECP，Electrochemical Plating)以铜填充该凹穴。依据本专利技术揭露，某些技术功效通过一种装置而部分达成，该装置包含：在第一层间介电层中的主动区域及/或栅极接触；于该接触的上表面上的选择性保护覆盖层；于该保护覆盖层的上表面上及该第一层间介电层的上表面上的第二层间介电层；以及穿越该第二层间介电层到达该保护覆盖层的导通孔。在其中一个方面中，该装置包含在该第二层间介电层中的金属线路沟槽。在另一个方面中，该装置包含在该第二层间介电层下方的蚀刻终止层。在其中一个方面中，该保护覆盖层包含钌。本专利技术揭露的额外方面及技术功效对于熟习该项技艺的人士由下文的详细说明将立即变得显而易见，其中，本专利技术揭露的实施例仅是通过经过考量的最佳模式的说明的方式而做描述以实施本专利技术揭露。如同将会了解的是，本专利技术揭露能够使用于其它及不同的实施例，并且该专利技术的几个细节能够以各种明显的方面而做修改，所有修改并不会脱离违反本专利技术揭露。因此，该图式及描述将视为在本质上说明的目的，而非视为限定。附图说本文档来自技高网...

【技术保护点】
一种方法，包括：提供主动区域及/或栅极接触于第一层间介电层(ILD，Interlayer Dielectric)中；形成选择性保护覆盖层于该接触的上表面上；形成第二层间介电层于该保护覆盖层的上表面上及该第一层间介电层的上表面上；形成硬掩膜堆迭于该第二层间介电层上；在该第二层间介电层及硬掩膜堆迭中，形成曝露出一个或多个保护覆盖层的凹穴；在该堆迭中移除选择性层以减少该凹穴的深度；以及以金属层填充该凹穴，其中，在一个或多个凹穴中的该金属层连接至经曝露的该一个或多个保护覆盖层的上表面。

【技术特征摘要】
2015.05.13 US 14/711,3801.一种方法，包括：提供主动区域及/或栅极接触于第一层间介电层(ILD，Interlayer Dielectric)中；形成选择性保护覆盖层于该接触的上表面上；形成第二层间介电层于该保护覆盖层的上表面上及该第一层间介电层的上表面上；形成硬掩膜堆迭于该第二层间介电层上；在该第二层间介电层及硬掩膜堆迭中，形成曝露出一个或多个保护覆盖层的凹穴；在该堆迭中移除选择性层以减少该凹穴的深度；以及以金属层填充该凹穴，其中，在一个或多个凹穴中的该金属层连接至经曝露的该一个或多个保护覆盖层的上表面。2.如权利要求1所述的方法，包括在形成该选择性保护覆盖层之前，执行化学机械研磨(CMP，Chemical Mechanical Polishing)。3.如权利要求1所述的方法，包括在形成该第二层间介电层之前，形成蚀刻终止层。4.如权利要求1所述的方法，其中，该硬掩膜堆迭的形成包括：形成第一介电质硬掩膜(DHM1，Dielectric Hard-Mask)层、金属硬掩膜(MHM，Metal Hard-Mask)层、第二介电质硬掩膜(DHM2，Dielectric Hard-Mask)层、旋涂式硬掩膜(SOH，Spin-On Hard-Mask)层及抗反射涂布(Anti-Reflective Coating，ARC)硬掩膜层。5.如权利要求4所述的方法，其中，该选择性层包含该金属硬掩膜层、该第二介电质硬掩膜层、该旋涂式硬掩膜层及该抗反射涂布硬掩膜层。6.如权利要求4所述的方法，更包括：在形成该金属层之前，共形地形成阻障金属/种子层于该第一介电质硬掩膜层及层间介电层的曝露表面上。7.如权利要求4所述的方法，更包括：移除经曝露的该一个或多个保护覆盖层的上方部分。8.如权利要求7所述的方法，其中，该金属硬掩膜层的移除速率较快于经曝露的该一个或多个保护覆盖层的该上方部分的移除速率。9.如权利要求4所述的方法，包括在以该金属层填充之后，执行化学机械研磨到达该第二层间介电层的上表面。10.如权利要求1所述的方法，其中，该保护覆盖层包括钌覆盖层。11.如权利要求1所述的方法，其中，该接触为以钨填充的凹穴。12.如权利要求1所述的方法，其中，该凹穴包含互连导通孔及沟槽。...

【专利技术属性】
技术研发人员：J·L·鲁利安，S·K·辛格，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY