水平全环栅和FinFET器件隔离制造技术

本申请公开了水平全环栅和FinFET器件隔离。本文中所述的实施例总体涉及用于水平全环栅(hGAA)隔离和鳍式场效应晶体管(FinFET)隔离的方法和装置。可在基板上形成包括按交替式堆叠形成来布置的不同材料的超晶格结构。在一个实施例中，可氧化超晶格结构的层中的至少一层以形成邻接基板的埋入式氧化物层。

【技术实现步骤摘要】

本公开的实施例总体涉及半导体器件。更具体而言，本文中所述的实施例涉及水平全环栅器件结构以及鳍式(fin)场效应管器件结构。进一步的实施例涉及用于形成水平全环栅器件结构以及鳍式场效应晶体管器件结构的方法。
技术介绍
随着晶体管器件的特征尺寸继续收缩以实现更大的电路密度和更高的性能，对于改善晶体管器件结构以改善静电耦接并减小不利效应(诸如，寄生电容和关断状态泄漏)具有需求。晶体管器件结构的示例包括平面结构、鳍式场效应晶体管(FinFET)结构以及水平全环栅(horizontal gate-all-around,hGAA)结构。hGAA器件结构包括若干晶格匹配的沟道，所述晶格匹配的沟道以堆叠配置悬置并由源极/漏极区连接。然而，与hGAA结构相关联的挑战包括在堆叠的晶格匹配沟道的底部处寄生器件的存在。FinFET结构(此FinFET结构可能呈现与hGAA结构不同的结构)也遭受寄生泄漏和电容。用于减轻寄生器件效应的常规方式包括将掺杂物植入到寄生器件中以抑制器件的泄漏。然而，抑制泄漏所需的掺杂物的剂量可能阻碍器件结构在寄生器件上的外延生长。掺杂物可能在后续的处理操作期间有害地扩散到期间结构的沟道中，这可能导致不期望的器件可变性的增加。此外，植入可能不足以减小寄生电容。另一常规方式利用对高度掺杂寄生器件的热氧化。然而，热氧化工艺一般要求超出堆叠的晶格匹配沟道的热预算的温度。因此，本领域中需要用于形成FinFET和hGAA器件结构的改善的方法。
技术实现思路
在一个实施例中，提供一种形成半导体器件的方法。所述方法包括：在基
板上形成超晶格结构。所述超晶格结构可包括第一材料层、第二材料层和第三材料层。可图案化所述超晶格结构，并且可蚀刻所述超晶格结构和所述基板。可氧化所述第一材料层、所述第二材料层或所述第三材料层中的至少一者以形成埋入式氧化物层。可执行衬层沉积工艺以在所述超晶格结构上形成衬层，并且可执行浅沟槽隔离工艺以在所述基板上沉积氧化物材料层，并且可对所述基板退火。在另一实施例中，提供一种形成半导体器件的方法。所述方法包括：在基板上形成超晶格结构。所述超晶格结构可包括硅材料层、低锗含量硅锗材料层以及高锗含量硅锗材料层。可图案化所述超晶格结构，并且可蚀刻所述超晶格结构和所述基板。可氧化所述硅材料层、低锗含量硅锗材料层以及高锗含量硅锗材料层中的至少一者以形成埋入式氧化物层。可执行衬层沉积工艺以在所述超晶格结构上形成衬层，并且可执行浅沟槽隔离工艺以在所述基板上沉积氧化物材料层，并且可对所述基板退火。在又一实施例中，提供一种形成半导体器件的方法。所述方法包括：在基板上形成超晶格结构。所述超晶格结构可包括硅材料层、包含约20％与约40％之间的锗的第一硅锗材料层以及包含约50％与约80％之间的锗的第二硅锗材料层。能以堆叠布置来设置所述硅材料层、所述第一硅锗材料层以及所述第二硅锗材料层。可图案化所述超晶格结构，并且可蚀刻所述超晶格结构和所述基板。可氧化所述第一材料层、所述第一硅锗材料层以及所述第二硅锗材料层中的至少一者以形成埋入式氧化物层。可执行衬层沉积工艺以在所述超晶格结构上形成衬层，并且可执行浅沟槽隔离工艺以在所述基板上沉积氧化物材料层，并且可对所述基板退火。在又一实施例中，提供一种器件结构。所述器件结构可包括基板，所述基板具有形成在所述基板上的超晶格结构。所述超晶格结构可包括硅材料层、包含约20％与约40％之间的锗的第一硅锗材料层以及包含约50％与约80％之间的锗的第二硅锗材料层。能以堆叠布置来设置所述硅材料层、所述第一硅锗材料层以及所述第二硅锗材料层。在又一实施例中，提供一种器件结构。所述器件结构包括超晶格结构，所述超晶格结构包括硅材料层、包含约20％与约40％之间的锗的第一硅锗材料层
以及包含约50％与约80％之间的锗的第二硅锗材料层。能以堆叠布置来设置所述硅材料层、所述第一硅锗材料层以及所述第二硅锗材料层。在又一实施例中，提供一种器件结构。所述器件结构可包括基板，所述基板具有形成在所述基板上的超晶格结构。所述超晶格结构可包括一个或多个硅材料层、包含约20％与约40％之间的锗的一个或多个第一硅锗材料层以及埋入式氧化物层。能以堆叠布置来设置所述硅材料层、所述硅锗材料层以及所述埋入式氧化物层。在又一实施例中，提供一种器件结构。所述器件结构可包括超晶格，所述超晶格包括一个或多个硅材料层、包含约20％与约40％之间的锗的一个或多个第一硅锗材料层以及埋入式氧化物层。能以堆叠布置来设置所述硅材料层、所述硅锗材料层以及所述埋入式氧化物层。在又一实施例中，提供一种器件结构。所述器件结构可包括基板，所述基板具有形成在所述基板上的超晶格结构。所述超晶格结构可包括一个或多个硅材料层、包含约20％与约40％之间的锗的一个或多个硅锗材料层以及埋入式氧化物层。能以堆叠布置来设置所述硅材料层、所述硅锗材料层以及所述埋入式氧化物层。可在所述基板上形成源极/漏极区，并且可在所述超晶格结构上方形成金属栅极结构。在又一实施例中，提供一种器件结构。所述器件结构可包括基板以及设置在所述基板上的硅锗层。所述硅锗层可包括约20％与约40％之间的锗，并且可在所述硅锗层上设置埋入式氧化物层。可在所述埋入式氧化物层上设置硅层或包括约20％与约40％之间的锗的硅锗层，可在所述基板上形成源极/漏极区，并且可在所述硅层或所述硅锗层上方形成金属栅极结构。在又一实施例中，提供一种器件结构。所述器件结构包括基板以及设置在所述基板上且与所述基板接触的埋入式氧化物层。可在所述埋入式氧化物层上设置硅层或包括约20％与约40％之间锗的硅锗层。可在所述基板上形成源极/漏极区，并且可在所述硅层或硅锗层上方形成金属栅极结构。附图说明因此，为了可详细地理解上文陈述的本公开的特征的方式，可参照实施例
进行对上文简要概述的本公开的更特定的描述，在所附附图中示出实施例中的一些。然而，应注意的是，所附附图仅示出示例性实施例，并且因此不应视为限制本公开的范围，本公开可允许其他等效实施例。图1示出用于在器件结构中形成埋入式氧化物材料的方法的操作。图2示出基板的部分的示意性截面图，所述基板具有形成在所述基板上的超晶格结构。图3示出在执行了图案化、蚀刻和埋入式氧化物层形成工艺之后图2的基板的部分以及超晶格结构的示意性截面图。图4示出在执行了衬层形成工艺之后图3的基板的部分以及超晶格结构的示意性截面图。图5示出在执行了浅沟槽(trench)隔离(STI)工艺之后图4的基板的部分以及超晶格结构的示意性截面图。图6示出在执行了退火工艺之后图5的基板的部分以及超晶格结构的示意性截面图。图7示出在执行了STI凹陷(recess)工艺之后图6的基板的部分以及超晶格结构的示意性截面图。图8示出在形成虚拟栅极(dummy gate)结构之后图7的基板的部分以及超晶格结构的示意性截面图。图9示出旋转了90°的图8的示意性截面图，此图描绘形成在邻接超晶格结构的基板上的源极和漏极区。图10示出可根据本文中所述的实施例中的一个或多个来利用的群集工具。图11示出根据本文中所述的实施例的、可形成和/或实现在器件中的器件结构的示意性横截面图。图12示出合并了图11的器件结构的器件的示意性截面图本文档来自技高网...

【技术保护点】
一种形成半导体器件的方法，所述方法包括以下步骤：在基板上形成超晶格结构，其中所述超晶格结构包括：第一材料层；第二材料层；以及第三材料层；图案化所述超晶格结构；蚀刻所述超晶格结构和所述基板；执行衬层沉积工艺以在所述超晶格结构上形成衬层；执行浅沟槽隔离工艺以在所述基板上沉积氧化物材料层；以及执行退火工艺以氧化所述第一材料层、所述第二材料层或所述第三材料层中的至少一者，从而形成埋入式氧化物层。

【技术特征摘要】
2015.05.11 US 62/159,715;2015.12.09 US 62/265,2601.一种形成半导体器件的方法，所述方法包括以下步骤：在基板上形成超晶格结构，其中所述超晶格结构包括：第一材料层；第二材料层；以及第三材料层；图案化所述超晶格结构；蚀刻所述超晶格结构和所述基板；执行衬层沉积工艺以在所述超晶格结构上形成衬层；执行浅沟槽隔离工艺以在所述基板上沉积氧化物材料层；以及执行退火工艺以氧化所述第一材料层、所述第二材料层或所述第三材料层中的至少一者，从而形成埋入式氧化物层。2.如权利要求1所述的方法，其中所述第一材料层和所述第二材料层以交替的堆叠布置设置在所述超晶格结构内。3.如权利要求1所述的方法，其中所述第二材料层和所述第三材料层包括硅锗。4.如权利要求3所述的方法，其中所述第二材料层包括约70％的硅与约30％的锗，并且所述第三材料层包括约30％的硅与约70％的锗。5.如权利要求4所述的方法，其中所述第二材料层设置在所述基板上，并且所述第三材料层设置在所述第二材料层上。6.如权利要求1所述的方法，其中所述基板和所述第一材料层包括含硅材料。7.如权利要求1所述的方法，其中所述衬层沉积工艺进一步包括：热氧化工艺；氮化工艺；以及退火工艺。8.如权利要求1所述的方法，其中所述衬层包括氮氧化物材料。9.如权利要求1所述的方法，其特征在于，进一步包括：执行可流动化学气相沉积工艺以沉积所述氧化物材料层。10.如权利要求1所述的方法，其中所述退火工艺包括以下步骤：在约300℃与约800℃之间的温度下执行蒸汽退火工艺。11.如权利要求10所述的方法，进一步包括：在所述蒸汽退火工艺之后执行干法退火工艺，在约500℃与约1000℃之间的温度下执行所述干法退火工艺。12.一种形成半导体器件的方法，所述方法包括以下步骤：在基板上形成超晶格结构，其中...

【专利技术属性】
技术研发人员：S·孙，N·吉田，T·K·加里尼，S·W·君，V·皮纳，E·A·C·桑切斯，B·哥伦毕尤，M·出德齐克，B·伍德，N·金，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US