基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法技术

本发明专利技术公开了一种基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法，其实现步骤为：对GeOI晶圆进行清洗，并进行He离子注入；在离子注入后的GeOI晶圆顶层Ge层上淀积‑1.1GPa以上的压应力SiN薄膜或1.1GPa以上的张应力SiN薄膜，并刻蚀SiN薄膜成条形阵列；对带有SiN薄膜阵列的GeOI晶圆进行退火；腐蚀去除GeOI晶圆表面上的SiN薄膜阵列，得到晶圆级单轴应变GeOI材料。本发明专利技术利用SiN埋绝缘层在条形SiN薄膜阵列作用下的单轴拉伸或单轴压缩塑性形变在顶层Ge层引入应变，可制作用于超高速、低功耗、抗辐射半导体器件和芯片所需的GeOI晶圆。

【技术实现步骤摘要】

本专利技术属于微电子
，涉及半导体衬底材料制作工艺技术，具体的说是一种SiN埋绝缘层上晶圆级单轴应变Ge材料的制作方法，可制作用于超高速、低功耗、抗辐射、高功率集成度半导体器件和芯片所需的GeOI晶圆。
技术介绍
业内周知，半导体Ge的电子与空穴迁移率分别是Si的2.8倍和4.2倍，其空穴迁移率是所有半导体中最高的。将应变技术引入Ge器件和集成电路的应变Ge技术对载流子迁移率提升明显，例如埋沟应变Ge的空穴迁移率可提高6-8倍。因此，Ge及应变Ge将是16纳米及以下工艺Si基CMOS器件与集成电路的最佳沟道材料。Ge还具有远优于Si的光电性，在探测器、调制器、光波导、光发射器、太阳能电池等有着极为广泛的应用。由于禁带宽度只有0.67eV，导致Ge器件与电路的衬底的漏电较大。而GeOI正是为解决衬底泄漏电流而开发的，目前已广泛应用于半导体器件与集成电路的制造。GeOI晶圆一般为“Ge/绝缘层/Si”三层结构。GeOI晶圆的埋绝缘层通常是SiO2，其热导率仅为硅的百分之一，阻碍了GeOI在高温、大功率方面的应用；其介电常数仅为3.9，易导致信号传输丢失，也阻碍了GeOI在高密度、高功率集成电路中的应用。而用SiN取代SiO2的GeOI具有更好的绝缘性和散热性，已广泛应用在高温、大功耗、高功率集成电路中。结合了应变Ge和GeOI优点的应变绝缘层上锗GeOI为研发新型的超高速、低功耗、抗辐射、高集成度硅基器件和芯片提供一种新的解决方案，在光电集成、系统级芯片等方面有着重要的应用前景。传统的应变GeOI，即在绝缘层上硅SOI晶圆上直接外延生长应变Ge，或先在SOI晶圆上外延生长Ge组分渐变的SiGe层作虚衬底，再在该SiGe层上外延生长所需的应变Ge层。传统应变GeOI的主要缺点是位错密度高、只能是双轴压应变、迁移率提升不高、SiGe虚衬底增加了热开销和制作成本、SiGe虚衬底严重影响了器件与电路的散热、应变Ge层临界厚度受Ge组分限制、高场下空穴迁移率的提升会退化等。相对于双轴应变GeOI，单轴应变对载流子迁移率的提升不随电场的升高而退化，而且在相同的应变量下，单轴应变对载流子迁移率的提升高于双轴应变对载流子迁移率的提升。2011年西安电子科技大学获得的一种采用机械弯曲并在弯曲状态下退火制作SiN埋绝缘层圆片级单轴应变GeOI材料的新方法专利(CN201110361530.5)，用以制作SiN埋绝缘层晶圆级全局单轴应变GeOI材料，其主要工艺如图1所示，步骤如下：1、将GeOI晶圆顶层Ge层向上放置在弧形弯曲台上，其弯曲方向与<110>或<100>方向平行。2、弯曲台上的两根圆柱形水平压杆分别放置在GeOI晶圆片两端，用圆柱形水平压杆使GeOI晶圆与弧形台面完全贴合。3、在温度200℃至1250℃的退火炉中退火1.5小时至10小时，使SiN埋绝缘层在此过程中发生塑性形变。4、卸下GeOI晶圆恢复原状后，由于SiN埋绝缘层的塑形形变，形成顶层全局单轴应变Ge层。但是该方法存在以下几个缺点：1)与传统集成电路工艺兼容性差：为了获得不同应变量的GeOI，该方法需要额外制作对应的不同曲率半径的弯曲台，且所制作的弯曲台需要兼容现有退火设备。2)可靠性较差：该工艺方法需使用压杆施加机械外力使GeOI晶圆弯曲，会在顶层Ge中引入缺陷；若GeOI晶圆弯曲度过大，会造成圆片碎裂。3)由于担心GeOI晶圆碎裂，所以机械弯曲的弯曲度不能过大，这就限制了在顶层Ge中引入的应变量的大小，所能实现的应变量较小。
技术实现思路
本专利技术的目的在于针对上述现有技术的不足，提出一种基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法，以降低应变GeOI晶圆的制作工艺复杂度和成本，提高单轴应变GeOI的应变量，增强GeOI晶圆片的电子迁移率与空穴迁移率，满足GeOI器件与集成电路的电学和光学性能要求。为实现上述目的，本专利技术的技术方案包括如下：(1)对GeOI晶圆进行清洗，该GeOI晶圆包括顶层Ge层、SiN埋绝缘层和Si衬底三层结构；(2)对清洗过的GeOI晶圆进行He离子注入，即将He离子注入到GeOI晶圆的SiN埋绝缘层与Si衬底界面处；(3)在离子注入后的GeOI晶圆顶层Ge上采用PECVD等工艺淀积-1.1GPa以上的压应力SiN薄膜或1.1GPa以上的张应力SiN薄膜；(4)利用半导体光刻和刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.13μm～0.19μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Ge层和SiN埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变，进而导致GeOI晶圆转变为晶圆级的单轴应变GeOI；(5)对顶层Ge表面形成条形SiN薄膜阵列的GeOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiN埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Ge层应力不消失；(6)通过湿法腐蚀去除GeOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变GeOI或单轴压应变GeOI材料。本专利技术具有如下优点：1、与现有集成电路工艺完全兼容：本专利技术的晶圆级单轴应变SOI的制作，可通过PECVD工艺淀积、图形光刻、刻蚀等现有的常规Si工艺实现，工艺简单，不需要额外定制工艺所需设备。2、可靠性高：本专利技术通过将高应力SiN条形阵列引入晶圆级单轴应变，不需要对GeOI施加机械外力，从而防止了圆片发生弯曲，避免了顶层Ge中的缺陷产生和圆片碎裂，提高了成品率。3、成本低：本专利技术由于采用高应力SiN条形阵列，能直接引入晶圆级的单轴应变，故可采用普通SiN埋绝缘层GeOI晶圆来制作单轴全局应变GeOI材料，而非双轴应变GeOI晶圆，降低了工艺成本。4、应变量大：本专利技术通过条形SiN条形阵列的单轴应力使顶层Ge层和SiN埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变来引入应变，可以通过调整SiN薄膜淀积工艺增大应变量。5、平整度高：本专利技术不采用机械外力使GeOI晶圆弯曲，不会导致GeOI晶圆弯曲，从而使GeOI晶圆表面平整。6、抑制寄生反应：采用SiO2做埋绝缘层易与锗产生不必要的反应，生成GeO，采用SiN做埋绝缘层可以明显抑制此反应。附图说明图1为现有晶圆级单轴应变GeOI晶圆的工艺流程图。图2为本专利技术的SiN埋绝缘层上晶圆级单轴应变Ge工艺流程图。图3为本专利技术中淀积在顶层Ge层上的条形SiN薄膜阵列的俯视图。具体实施方式本专利技术的技术原理如下：本专利技术根据离子注入工艺原理，将He离子注入到SiN埋绝缘层与衬底Si层的界面处，会导致SiN埋绝缘层和衬底Si层的界面结合变得疏松，以使SiN埋绝缘层及其上的顶层Ge层在淀积高应力SiN薄膜后容易发生相应的应变。又根据材料力学的尺度效应原理，通过半导体工艺技术制作宽度和间距均为130nm～190nm的条形SiN薄膜阵列，使得条形宽度方向的应力释放，而沿条形长度方向的应力大小不发生变化，从而使条形SiN薄膜阵列拥有单轴压应力或单轴张应力，以在顶层Ge层和SiN埋绝缘层中引入单轴张应变或单轴压应变。在退火过程中，条形SiN薄膜阵列的应力会进一步增强，并同时导致SiN埋绝缘层产生拉伸本文档来自技高网...

【技术保护点】
基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法，包括如下步骤：(1)对GeOI晶圆进行清洗，该GeOI晶圆包括顶层Ge层、SiO2埋绝缘层和Si衬底三层结构；(2)对清洗过的GeOI晶圆进行He离子注入，即将He离子注入到GeOI晶圆的SiO2埋绝缘层与Si衬底界面处；(3)在离子注入后的GeOI晶圆顶层Ge上采用PECVD等工艺淀积‑1.1GPa以上的压应力SiN薄膜或1.1GPa以上的张应力SiN薄膜；(4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.13μm～0.19μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Ge层和SiO2埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变，进而导致GeOI晶圆转变为晶圆级的单轴应变GeOI；(5)对顶层Ge表面形成条形SiN薄膜阵列的GeOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiO2埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Ge层应力不消失；(6)通过湿法腐蚀去除GeOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变GeOI或单轴压应变GeOI材料。...

【技术特征摘要】
1.基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法，包括如下步骤：(1)对GeOI晶圆进行清洗，该GeOI晶圆包括顶层Ge层、SiO2埋绝缘层和Si衬底三层结构；(2)对清洗过的GeOI晶圆进行He离子注入，即将He离子注入到GeOI晶圆的SiO2埋绝缘层与Si衬底界面处；(3)在离子注入后的GeOI晶圆顶层Ge上采用PECVD等工艺淀积-1.1GPa以上的压应力SiN薄膜或1.1GPa以上的张应力SiN薄膜；(4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.13μm～0.19μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Ge层和SiO2埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变，进而导致GeOI晶圆转变为晶圆级的单轴应变GeOI；(5)对顶层Ge表面形成条形SiN薄膜阵列的GeOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiO2埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Ge层应力不消失；(6)通过湿法腐蚀去除GeOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变GeOI或单轴压应变GeOI材料。2.根据权利要求1所述的方法，其中步骤(1)中的GeOI晶圆，其包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同规格，其顶层Ge层厚度为100～500nm。3.根据权利要求1所述的方法，其中步骤(1)中对GeOI晶圆进行清洗，其步骤如下：(1a)使用丙酮和异丙醇对GeOI晶圆交替进行超声波清洗，以去除衬底表面有机物污染；(1b)配置1：1：3的氨水、双氧水、去离子水的混合溶液，并加热至120℃，将GeOI晶圆置于此混合溶液中浸泡12分钟，取出后用大量去离子水冲洗，以去除GeOI晶圆表面无机污染物；(1c)将GeOI晶圆用HF酸缓冲液浸泡2分钟，去除表面的氧化层。4.根据权利要求1所述的方法，其中步骤(2)中的离子注入，采用He离子，其注入剂量从1.1E14cm-2～1.1E16cm-2变化，注入能量根据顶层Ge层厚度的不同从70Kev～150Kev变化。5.根据...

【专利技术属性】
技术研发人员：戴显英，祁林林，郝跃，底琳佳，苗东铭，梁彬，焦帅，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61