基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法技术

本发明专利技术公开了一种基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法。其实现步骤是：在清洗后的SiN埋绝缘层上Ge晶圆顶层Ge层上淀积SiO2层；对顶层Ge层进行离子注入形成非晶化层，并去除非晶化层上的SiO2层；在顶层Ge层上淀积张应力SiN薄膜或压应力SiN薄膜后将SiN薄膜刻蚀成单轴张应力SiN条状阵列或单轴压应力SiN条状阵列，并对该晶圆进行退火，使非晶化层重结晶，使SiN埋绝缘层发生塑性形变；刻蚀掉SiN条状阵列，得到SiN埋绝缘层上晶圆级单轴应变Ge。本发明专利技术应变量大，可用于制作SiN埋绝缘层上晶圆级单轴应变Ge材料。

【技术实现步骤摘要】

本专利技术属于微电子
，涉及半导体材料制作工艺技术，特别是一种SiN埋绝缘层上晶圆级单轴应变Ge的制作方法，可用于制作超高速、高温、大功耗、高功率集成电路、光电集成电路所需的高性能GeOI晶圆。
技术介绍
传统的体Si材料的载流子迁移率很难满足未来高性能半导体器件和电路的需求。半导体Ge的电子与空穴迁移率分别是Si的2.8倍和4.2倍，其空穴迁移率是所有半导体中最高的。Ge还是优异的光电材料，在可见光到近红外探测器、调制器、光波导、光发射器、太阳电池等方面有着极为广泛的应用。由于禁带宽度只有0.67eV，Ge器件与电路漏电较大。GeOI，即绝缘层上锗，是具有“Ge/埋绝缘层/Si”三层结构的新型Si基半导体衬底材料。其中埋绝缘层阻碍了电流泄漏，解决了Ge材料的衬底漏电问题。GeOI晶圆的埋绝缘层通常是SiO2，其热导率仅为硅的百分之一，阻碍了GeOI在高温、大功率方面的应用；SiO2介电常数仅为3.9，易导致信号传输丢失，也阻碍了GeOI在高密度、高功率集成电路中的应用。SiN埋绝缘层上Ge用SiN取代SiO2，具有更好的绝缘性和散热性，可被广泛应用于制造高温、大功耗、高功率集成电路。应变技术可较大提升Ge的载流子迁移率，埋沟应变Ge的空穴迁移率可提高6-8倍。应变Ge将是16纳米及以下工艺的最佳沟道材料。结合了应变技术和GeOI优点的应变GeOI为研发新型的超高速、低功耗、抗辐射、高集成度器件和芯片提供了一种新的解决方案，在光电集成、系统级芯片等方面有着重要的应用前景。传统的应变GeOI是在绝缘层上硅SOI晶圆上直接生长应变Ge，或先在SOI晶圆上生长Ge组分渐变的SiGe层作虚衬底，再在该SiGe层上外延生长所需的应变Ge层，其主要缺点是位错密度高、只能是双轴应变、迁移率提升不高、SiGe虚衬底增加了热开销和制作成本、SiGe虚衬底严重影响了器件与电路的散热、应变
Ge层临界厚度受Ge组分限制、高场下的空穴迁移率提升会退化等。2011年西安电子科技大学获得的一种采用机械弯曲并在弯曲状态下退火制作SiN埋绝缘层上晶圆级单轴应变Ge材料的新方法专利(CN201110361530)，用以制作SiN埋绝缘层上晶圆级单轴应变Ge材料，其主要工艺如图1所示，步骤如下：1.SiN埋绝缘层上Ge晶圆顶层Ge层面向上或向下放置在弧形弯曲台上；2.两根圆柱形不锈钢压杆分别水平放置在SiN埋绝缘层上Ge晶圆两端，距SiN埋绝缘层上Ge晶圆边缘1cm；3.缓慢旋动连接压杆的螺帽，使SiN埋绝缘层上Ge晶圆沿弧形台面逐渐弯曲，直至SiN埋绝缘层上Ge晶圆完全与弧形台面贴合；4.载有SiN埋绝缘层上Ge晶圆的弧形弯曲台放置在退火炉中进行退火，退火温度在200℃至900℃范围内可任意选择。5.退火结束后缓慢降温至室温，取出载有SiN埋绝缘层上Ge晶圆的弧形弯曲台；6.旋动连接压杆的螺帽，将压杆缓慢提升，直至弯曲的SiN埋绝缘层上Ge晶圆恢复原状。该方法存在以下几个缺点：1)与传统集成电路工艺兼容性差：为了获得不同应变量的SiN埋绝缘层上Ge晶圆，其需要额外制作对应的不同曲率半径的弯曲台，且所制作的弯曲台需要兼容现有退火设备。2)可靠性较差：该工艺方法需使用压杆施加机械外力使SiN埋绝缘层上Ge晶圆弯曲，会在顶层锗中引入缺陷；若SiN埋绝缘层上Ge晶圆弯曲度过大，会造成晶圆碎裂。3)由于担心SiN埋绝缘层上Ge晶圆碎裂，所以机械弯曲的弯曲度不能过大，这就限制了在顶层锗中引入的应变量的大小，所能实现的应变量较小。
技术实现思路
本专利技术的目的在于针对上述现有技术的不足，提出一种基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法，以降低SiN埋绝缘层上晶圆级单轴应变Ge的制作成本，增加应变量，提高大功率、高功耗、高集成度电路的电学性能和光学性能。本专利技术的技术方案是这样实现的：一.技术原理：通过等离子体增强化学气相淀积PECVD工艺，在SiN埋绝缘层上Ge晶圆上淀
积具有双轴张应力或双轴压应力的SiN薄膜。当双轴应力SiN薄膜被刻蚀成宽度为亚微米级的长条时，由于“尺度效应”的影响，SiN条宽度方向的应力会释放掉，而SiN条长度方向为宏观尺度的应力得到保留，可得到具有单轴张应力或单轴压应力的SiN条状阵列，其沿着条长方向对顶层Ge层中的非晶化层施加单轴张应力或单轴压应力。在400℃～500℃退火，可使非晶化层重结晶，由于顶层Ge层的非晶化层在退火过程中始终受到SiN条状阵列施加的单轴张应力或单轴压应力，因而在退火过程中由应力引起的单轴应变被保留到顶层Ge层中，最终在退火后得到晶圆级单轴张应变或单轴压应变的顶层Ge层。同时，退火使SiN埋绝缘层发生塑性形变，在退火后SiN埋绝缘层对顶层Ge层具有拉持作用，以保障去除高应力SiN薄膜后单轴应变的顶层SiGe层中的应力不消失，最终可得到SiN埋绝缘层上晶圆级单轴应变Ge材料。二.实现步骤根据上述原理，本专利技术的实现步骤如下：1)选取SiN埋绝缘层上Ge晶圆进行清洗，该SiN埋绝缘层上Ge晶圆包括顶层Ge层、SiN埋绝缘层和Si衬底；2)在顶层Ge层上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为12nm～18nm的SiO2层，以消除后续离子注入工艺的沟道效应；3)对顶层Ge层进行离子注入，使顶层Ge层形成非晶化层；4)去除非晶化层上的SiO2层；5)在顶层Ge层上采用等离子体增强化学气相淀积PECVD工艺淀积-1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜；6)使用光刻和反应离子刻蚀RIE工艺方法将张应力SiN薄膜或压应力SiN薄膜刻蚀成宽度和间距均为0.11μm～0.16μm的SiN条状阵列，以消除SiN条宽度方向的应力，得到具有单轴张应力的SiN条状阵列或单轴压应力的SiN条状阵列；7)对带有SiN条状阵列的SiN埋绝缘层上Ge晶圆进行退火，进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使SiN埋绝缘层发生塑性形变，保证SiN条状阵列去除后顶层Ge层的应力不消失；8)采用湿法刻蚀去除掉SiN条状阵列，最终得到SiN埋绝缘层上晶圆级单轴应变Ge材料。本专利技术与现有的SiN埋绝缘层上晶圆级单轴应变Ge制造技术相比，具有如下优点：1.本专利技术与现有的半导体制造工艺兼容，无需定制其他仪器，成本低。2.本专利技术使用单轴张应力SiN条状阵列或单轴压应力SiN条状阵列引入应变，避免了机械致SiN埋绝缘层上晶圆级单轴应变Ge方法中对SiN埋绝缘层上Ge晶圆弯曲退火后SiN埋绝缘层上Ge晶圆平整度较低的问题。3.本专利技术采用单轴张应力SiN条状阵列或单轴压应力SiN条状阵列引入单轴应变，且SiN埋绝缘层退火后发生塑性形变对顶层Ge层具有拉持作用，增大了顶层Ge层应变量，使得载流子迁移率有了明显的提升。附图说明图1为现有SiN埋绝缘层上晶圆级单轴应变Ge的工艺流程图；图2为本专利技术SiN埋绝缘层上晶圆级单轴应变Ge的工艺流程图；图3为本专利技术中淀积在顶层Ge层上的SiN条状阵列的俯视图。具体实施方式SiN埋绝缘层上Ge晶圆，其大小包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和16英寸的不同规格，且顶层Ge层厚度为0.12μm～0.45本文档来自技高网...

【技术保护点】
基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法，包括如下步骤：1)选取SiN埋绝缘层上Ge晶圆进行清洗，该SiN埋绝缘层上Ge晶圆包括顶层Ge层、SiN埋绝缘层和Si衬底；2)在顶层Ge层上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为12nm～18nm的SiO2层，以消除后续离子注入工艺的沟道效应；3)对顶层Ge层进行离子注入，使顶层Ge层形成非晶化层；4)去除非晶化层上的SiO2层；5)在顶层Ge层上采用等离子体增强化学气相淀积PECVD工艺淀积‑1GPa以上的压应力SiN应力膜或1GPa以上的张应力SiN薄膜；6)使用光刻和反应离子刻蚀RIE工艺方法将高压应力SiN应力膜刻蚀成宽度和间距均为0.11μm～0.16μm的SiN条状阵列，以消除SiN条宽度方向的应力，得到具有单轴张应力的SiN条状阵列或单轴压应力的SiN条状阵列；7)对带有SiN条状阵列的SiN埋绝缘层上Ge晶圆进行退火，进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使SiN埋绝缘层发生塑性形变，保证SiN条状阵列去除后顶层Ge层的应力不消失；8)采用湿法刻蚀去除掉SiN条状阵列，最终得到SiN埋绝缘层上晶圆级单轴应变Ge材料。...

【技术特征摘要】
1.基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法，包括如下步骤：1)选取SiN埋绝缘层上Ge晶圆进行清洗，该SiN埋绝缘层上Ge晶圆包括顶层Ge层、SiN埋绝缘层和Si衬底；2)在顶层Ge层上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为12nm～18nm的SiO2层，以消除后续离子注入工艺的沟道效应；3)对顶层Ge层进行离子注入，使顶层Ge层形成非晶化层；4)去除非晶化层上的SiO2层；5)在顶层Ge层上采用等离子体增强化学气相淀积PECVD工艺淀积-1GPa以上的压应力SiN应力膜或1GPa以上的张应力SiN薄膜；6)使用光刻和反应离子刻蚀RIE工艺方法将高压应力SiN应力膜刻蚀成宽度和间距均为0.11μm～0.16μm的SiN条状阵列，以消除SiN条宽度方向的应力，得到具有单轴张应力的SiN条状阵列或单轴压应力的SiN条状阵列；7)对带有SiN条状阵列的SiN埋绝缘层上Ge晶圆进行退火，进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使SiN埋绝缘层发生塑性形变，保证SiN条状阵列去除后顶层Ge层的应力不消失；8)采用湿法刻蚀去除掉SiN条状阵列，最终得到SiN埋绝缘层上晶圆级单轴应变Ge材料。2.根据权利要求1所述，其特征在于SiN埋绝缘层Ge晶圆，其大小包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和16英寸的不同规格；顶层Ge层厚度为0.12μm～0.45μm。3.根据权利要求1所述的方法，其特征在于步骤3)中对顶层Ge层进行离子注入的工艺条件是：注入离子：C或Si或Ge或它们的任意组合；注入剂量：3E15cm-2～1.6E16cm-2；注入能量：65keV～85keV。4.根据权利要求1所述的方法，其特征在于，步骤4)中在去除非晶化层上的SiO2层，是将带有SiO2层的SiN埋绝缘层Ge晶圆在BHF溶液中浸泡35s～60s，以去除非晶化层上的SiO2层。5.根据权利要求1所述的方法，其特征在于，步骤5)中在顶层Ge层上淀积1GPa以上张应力SiN薄膜的CVD工艺，采用等离子体增强化学气相淀积PECVD工艺，其中淀积张应力SiN薄膜参数如下：反应室温度400℃；高频HF功率为1.1kW～1.5kW；低频LF功率为0.3k...

【专利技术属性】
技术研发人员：戴显英，祁林林，郝跃，底琳佳，苗东铭，梁彬，焦帅，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61