基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SOI的制作方法技术

本发明专利技术公开了一种基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SOI的制作方法，其实现步骤为：1.对绝缘层上硅SOI晶圆进行清洗，并进行He离子注入；2.在离子注入后的SOI晶圆顶层Si层上淀积‑1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜，并刻蚀SiN薄膜成条形阵列；3.对带有SiN薄膜阵列的SOI晶圆进行退火；4.腐蚀去除SOI晶圆表面上的SiN薄膜阵列，得到晶圆级单轴应变SOI材料。本发明专利技术利用SiO2埋绝缘层在条形SiN薄膜阵列作用下的单轴拉伸或单轴压缩塑性形变在顶层Si层引入应变，与现有半导体工艺兼容，成本低，可用于制作超高速、低功耗、抗辐照半导体器件和集成电路。

【技术实现步骤摘要】

本专利技术属于微电子
，涉及半导体衬底材料制作工艺技术，具体的说是一种晶圆级单轴应变SOI材料的制作方法，可制作用于超高速、低功耗、抗辐照半导体器件与集成电路所需的高性能SOI晶圆。
技术介绍
目前，Si集成电路已发展到了极大规模的纳米技术时代，但现有的体Si材料及工艺已达到其物理极限，无法满足先进的CMOS器件及集成电路对高速、高频和低压低功耗的需求。而应变Si的电子和空穴迁移率，理论上将分别是体Si的2倍和5倍，可大大提升器件与电路的频率和速度。然而Si集成电路和应变Si集成电路均存在漏电的问题，导致器件和电路性能下降。SOI，即绝缘体上硅，是一种具有“Si/绝缘层/Si”三层结构的新型Si基半导体材料，其与体Si技术相比，具有功耗低、集成密度高、寄生电容小、抗辐照能力强等优势，在要求低功耗、抗辐的领域拥有广泛应用。但是由于目前集成电路进入纳米技术时代，而SOI本身的迁移率较低，无法满足现在高速集成电路的需求。将应变Si与SOI相结合，产生的应变SOI材料，既可以克服Si集成电路的漏电，又能显著提高SOI晶圆的电子迁移率和空穴迁移率，而且与现有Si工艺兼容，是高速、低功耗集成电路的优选工艺，已成为21世纪延续摩尔定律的关键技术。现有的应变SOI材料分为双轴应变SOI和单轴应变SOI。双轴应变SOI，通常采用智能剥离加键合的工艺方法，即在弛豫的SiGe层上外延应变Si层，再转移至绝缘层上形成应变SOI。由于形成的顶层应变Si层为双轴应变，而双轴应变对载流子迁移率的提升随着电场升高而退化。中国科学院上海微系统与信息技术研究所、上海新傲科技股份有限公司提出一种绝缘体上应变硅制备方法(CN101916741A)，是将SOI的顶层硅热氧化减薄
至10-30nm形成超薄的顶层硅层，然后在超薄的顶层硅层上外延Si1-xGex应变层，Si1-xGex应变层的厚度不超过其临界厚度；进行离子注入，选择合适的能量，使离子注入到埋氧层和衬底硅层的界面；进行退火工艺，形成弛豫的Si1-xGex层，同时，顶层硅层受到拉伸的应力，离子注入使得埋氧层和衬底硅层的界面疏松，最终形成应变硅层；将剩余弛豫的Si1-xGex应变层移除，得到全局双轴应变SOI材料。该专利技术缺点是制作过程中有Ge扩散问题、应变量小等。相对于双轴应变SOI，单轴应变对载流子迁移率的提升不随电场的升高而退化，而且在相同的应变量下，单轴应变对载流子迁移率的提升高于双轴应变对载流子迁移率的提升。飞思卡尔半导体公司于2007年提出厚应变SOI衬底中的工程应变(CN101454894B)，采用双轴全局应变SOI材料，在其第四个区域上淀积SiN或SiO2条形掩蔽膜，对双轴应变硅层进行离子注入非晶化，去除掩蔽图形后退火，消除双轴应变其中一个方向的应变的方法，形成全局单轴应变SOI。但是该方法需利用经过工艺加工形成的全局双轴应变SOI，工艺成本高；形成的全局单轴应变SOI的应变量来源于原有的双轴应变，受到所采用的全局双轴应变SOI应变量的限制。2011年西安电子科技大学获得的一种采用机械弯曲并在弯曲状态下退火制作圆片级单轴应变SOI材料的新方法专利(CN201110361512.7)，用以制作晶圆级全局单轴应变SOI材料，其主要工艺如图1所示，步骤如下：1、将SOI晶圆顶层硅层向上放置在弧形弯曲台上，其弯曲方向与<110>或<100>方向平行。2、弯曲台上的两根圆柱形水平压杆分别放置在SOI晶圆片两端，用圆柱形水平压杆使SOI晶圆与弧形台面完全贴合。3、在温度200℃至1250℃的退火炉中退火1.5小时至10小时，使SiO2埋绝缘层在此过程中发生塑性形变。4、卸下SOI晶圆恢复原状后，由于SiO2埋绝缘层的塑形形变，形成顶层全局单轴应变硅层。但是该方法存在以下几个缺点：1)与传统集成电路工艺兼容性差：为了获得不同应变量的SOI，该方法需要额外制作对应的不同曲率半径的弯曲台，且所制作的弯曲台需要兼容现有退火设备。2)可靠性较差：该工艺方法需使用压杆施加机
械外力使SOI晶圆弯曲，会在顶层硅中引入缺陷；若SOI晶圆弯曲度过大，会造成圆片碎裂。3)由于担心SOI晶圆碎裂，所以机械弯曲的弯曲度不能过大，这就限制了在顶层硅中引入的应变量的大小，所能实现的应变量较小。
技术实现思路
本专利技术的目的在于针对上述现有技术的不足，提出一种基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SOI的制作方法，以降低应变SOI晶圆的制作工艺复杂度和成本，提高单轴应变SOI的应变量，进而提高载流子的迁移率，满足超高速、低功耗、抗辐照器件与集成电路对应变SOI晶圆的要求。为实现上述目的，本专利技术的技术方案包括如下：(1)对绝缘层上硅SOI晶圆进行清洗，该SOI晶圆包括顶层Si层、SiO2埋绝缘层和Si衬底三层结构；(2)对清洗过的SOI晶圆进行He离子注入，即将He离子注入到SOI晶圆的SiO2埋绝缘层与Si衬底界面处；(3)在离子注入后的SOI晶圆顶层Si上采用PECVD等工艺淀积-1GPa以上的压应力SiN薄膜或1GPa以上的张应力SiN薄膜；(4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.1μm～0.2μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Si层和SiO2埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变，进而导致SOI晶圆转变为晶圆级的单轴张应变SOI或单轴压应变SOI；(5)对顶层Si表面形成条形SiN薄膜阵列的SOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiO2埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Si层应力不消失；(6)通过湿法腐蚀去除SOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变SOI或单轴压应变材料。本专利技术具有如下优点：1、与现有硅集成电路工艺完全兼容：本专利技术的晶圆级单轴应变SOI的制作可通过PECVD工艺淀积、图形光刻、刻蚀等现有的常规Si工艺实现，工艺简单，不需要额外定制工艺所需设备。2、可靠性高：本专利技术通过将高应力SiN条形阵列引入晶圆级单轴应变，不需
要对SOI施加机械外力，从而防止了圆片发生弯曲，避免了顶层硅中的缺陷产生和圆片碎裂，提高了成品率。3、成本低：本专利技术由于采用高应力SiN条形阵列，能直接引入晶圆级单轴应变，故可采用普通SOI晶圆来制作单轴全局应变SOI材料，而非双轴应变SOI晶圆，降低了工艺成本。4、应变量大：本专利技术通过条形SiN条形阵列的单轴应力使顶层Si层和SiO2埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变来引入应变，故可以通过调整SiN薄膜淀积工艺增大应变量。附图说明图1为现有晶圆级单轴应变SOI晶圆的工艺流程图。图2为本专利技术的晶圆级单轴应变SOI工艺流程图。图3为本专利技术中淀积在顶层Si层上的条形SiN薄膜阵列的俯视图。具体实施方式本专利技术的技术原理如下：本专利技术根据离子注入工艺原理，将He离子注入到SiO2埋绝缘层与衬底Si层的界面处，会导致SiO2埋绝缘层和衬底Si层的界面结合变得疏松，以使SiO2埋绝缘层及其上的顶层Si层在淀积高应力SiN薄膜后容易发生相应的应变本文档来自技高网...

【技术保护点】
基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SOI的制作方法，包括如下步骤：(1)对绝缘层上硅SOI晶圆进行清洗，该SOI晶圆包括顶层Si层、SiO2埋绝缘层和Si衬底三层结构；(2)对清洗过的SOI晶圆进行He离子注入，即将He离子注入到SOI晶圆的SiO2埋绝缘层与Si衬底界面处；(3)在离子注入后的SOI晶圆顶层Si上采用PECVD等工艺淀积‑1GPa以上的高压应力SiN薄膜或1GPa以上的张应力SiN薄膜；(4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.1μm～0.2μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Si层和SiO2埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变，进而导致SOI晶圆转变为晶圆级的单轴张应变SOI或单轴压应变SOI；(5)对顶层Si表面形成条形SiN薄膜阵列的SOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiO2埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Si层应力不消失；(6)通过湿法腐蚀去除SOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变SOI或单轴压应变SOI材料。...

【技术特征摘要】
1.基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变SOI的制作方法，包括如下步骤：(1)对绝缘层上硅SOI晶圆进行清洗，该SOI晶圆包括顶层Si层、SiO2埋绝缘层和Si衬底三层结构；(2)对清洗过的SOI晶圆进行He离子注入，即将He离子注入到SOI晶圆的SiO2埋绝缘层与Si衬底界面处；(3)在离子注入后的SOI晶圆顶层Si上采用PECVD等工艺淀积-1GPa以上的高压应力SiN薄膜或1GPa以上的张应力SiN薄膜；(4)利用半导体光刻和干法刻蚀工艺，对SiN薄膜进行条形图形化，形成条宽和间距均为0.1μm～0.2μm的条形SiN薄膜阵列，用以消除宽度方向的应力，得到只有长度方向应力的氮化硅压应力条或张应力条，使顶层Si层和SiO2埋绝缘层发生整体的单轴拉伸形变或单轴压缩形变，进而导致SOI晶圆转变为晶圆级的单轴张应变SOI或单轴压应变SOI；(5)对顶层Si表面形成条形SiN薄膜阵列的SOI晶圆进行退火，使SiN薄膜的应力进一步增强，并使SiO2埋绝缘层发生塑性形变，保证SiN薄膜去除后顶层Si层应力不消失；(6)通过湿法腐蚀去除SOI晶圆表面上的条形SiN薄膜阵列，最终得到晶圆级单轴张应变SOI或单轴压应变SOI材料。2.根据权利要求1所述的方法，其中步骤(1)中的SOI晶圆，其包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸的不同规格，其顶层Si层厚度为100～500nm。3.根据权利要求1所述的方法，其中步骤(1)中对SOI晶圆进行清洗，其步骤如下：(1a)使用丙酮和异丙醇对SOI晶圆交替进行超声波清洗，以去除衬底表面有机物污染；(1b)配置1：1：3的氨水、双氧水、去离子水的混合溶液，并加热至120℃，
\t将SOI晶圆置于此混合溶液中浸泡12分钟，取出后用大量去离子水冲洗，以去除SOI晶圆表面无机污染物；(1c)将SOI晶圆用HF酸缓冲液浸泡2分钟，去除表面的氧化层。4.根据权利要求1所述的方法，其中步骤(2)中的离子注入，采用He离子，其注入剂量从1E14cm-2～1E16cm-2变化，注入能量根据顶层Si层厚度的不同从70Kev～150Kev变化。5.根...

【专利技术属性】
技术研发人员：戴显英，郝跃，梁彬，蒲凯文，苗东铭，祁林林，焦帅，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61