SRAM单元和SRAM存储器制造技术

本发明专利技术提供一种SRAM单元，本发明专利技术SRAM单元包括一个专门用于写入信息的写入单元和一个专门用于读出信息的读出单元，写入单元与所述存储单元的第一存储节点、写字线和写位线电连接，用于向存储单元写入信息，所述读出单元包括：读传输栅晶体管和读下拉晶体管，所述读传输栅晶体管和读字线和读位线电连接，所述读下拉晶体管的栅极与存储单元的第二存储节点电连接，专门的读出单元有效提高了静态噪声容限以及读出稳定性。本发明专利技术还提供一种SRAM存储器，包括多个本发明专利技术提供的SRAM单元。本发明专利技术SRAM单元在具有专门的读出单元，可以通过增强写入单元电荷输送能力的方法提高写入容限，从而获得静态噪声容限和写入容限俱佳的SRAM单元，使SRAM单元的读写更加稳定。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及一种SRAM单元和SRAM存储器。
技术介绍
静态随机存储器(SRAM)作为挥发性存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。现有技术的SRAM单元通常为6T结构。一种常见6T结构的SRAM单元通常包括存储单元和两个读写单元。其中存储单元包括两个上拉晶体管和两个下拉晶体管，两个上拉晶体管与字线相连，两个下拉晶体管与地线相连，存储单元有两个存储节点和两个打开节点，用于存储1或0信号；两个读写单元为两个传输晶体管，每个传输晶体管一端与存储单元的一个存储节点和一个打开节点相连，另一端与位线相连，用于对存储单元进行读写操作。现有技术的SRAM读写稳定性较差，容易在读写操作中出现使存储的数据翻转或者无法写入数据等情况，因此，如何提高SRAM读写稳定性，成为本领域技术人员亟待解决的问题。
技术实现思路
本专利技术解决的问题是提供一种SRAM单元和SRAM存储器，以提高SRAM的读写稳定性。为解决上述问题，本专利技术实施例提供了一种SRAM单元，包括:存储单元，用于存储信息，所述存储单元包括用于加载第一电平的第一存储节点、用于加载第二电平的第二存储节点，所述第一电平与第二电平不同；写入单元，与所述存储单元的第一存储节点、写字线和写位线电连接，用于向存储单元写入信息；读出单元，与所述存储单元电连接，用于读出所述存储单元的存储信息，所述读出单元包括:与读字线和读位线电连接的读传输栅晶体管，与所述读传输栅晶体管相连的读下拉晶体管，所述读下拉晶体管的栅极与所述存储单元的第二存储节点电连接。可选的，所述存储单元包括:第一存储晶体管和第二存储晶体管；所述第一存储晶体管包括第一上拉晶体管和第一下拉晶体管，在所述第一上拉晶体管的漏极和第一下拉晶体管的源极电连接，第一上拉晶体管的漏极和第一下拉晶体管的源极的连接点为第一存储节点；所述第一上拉晶体管的栅极和第一下拉晶体管的栅极电连接，第一上拉晶体管的栅极和第一下拉晶体管的栅极的连接点为第一读写节点；所述第二存储晶体管包括第二上拉晶体管和第二下拉晶体管，所述第二上拉晶体管的漏极和第二下拉晶体管的源极电连接，第二上拉晶体管的漏极和第二下拉晶体管的源极的连接点为第二存储节点；所述第二上拉晶体管的栅极和第二下拉晶体管的栅极电连接，所述第二上拉晶体管的栅极和第二下拉晶体管的连接点为第二读写节点；所述第一存储节点与所述第二读写节点电连接，所述第二存储节点与所述第一读写节点电连接。可选的，所述第一上拉晶体管和第二上拉晶体管的源极均与工作电压电源电连接，所述第一下拉晶体管和第二下拉晶体管的漏极均与公共电压电源电连接，所述工作电压电源提供的电压高于所述公共电压电源提供的电压。可选的，所述第一上拉晶体管和第二上拉晶体管均为PM0S，所述第一下拉晶体管和第二下拉晶体管均为NM0S。可选的，所述写入单元为写传输栅晶体管，所述写传输栅晶体管的源极与写位线电连接，所述写传输栅晶体管的栅极与写字线电连接，所述写传输栅晶体管的漏极与所述第一存储节点电连接。可选的，所述写传输栅晶体管为NM0S。可选的，所述读传输栅晶体管的栅极和读字线电连接，源极与读位线电连接，漏极与读下拉晶体管的源极电连接；所述读下拉晶体管的漏极与公共电压电源电连接。可选的，所述读传输栅晶体管和读下拉晶体管均为NM0S。可选的，所述写传输栅晶体管沟道区的宽长比与第一下拉晶体管沟道区的宽长比的比例小于或等于1。可选的，所述写传输栅晶体管沟道区的宽长比与第一下拉晶体管沟道区的宽长比的比例大于1。本专利技术还提供一种SRAM存储器，包括:多个本专利技术提供的SRAM单元。可选的，所述SRAM存储器还包括:多条写字线、写位线、读字线及读位线；所述多个SRAM单元呈阵列状排布，并与多条写字线、写位线、读字线、读位线电连接。与现有技术相比，本专利技术技术方案具有以下优点:本专利技术SRAM单元包括一个专门用于写入信息的写入单元和一个专门用于读出信息的读出单元，写入单元与所述存储单元的第一存储节点、写字线和写位线电连接，用于向存储单元写入信息，所述读出单元包括:读传输栅晶体管和读下拉晶体管，所述读传输栅晶体管和读字线和读位线电连接，所述读下拉晶体管的栅极与存储单元的第二存储节点电连接。在本专利技术的SRAM单元进行信息读取时，读传输栅晶体管向读下拉晶体管的源极输入信号电压，第二存储节点中存储的信息作为读下拉晶体管的栅极电压，控制读下拉晶体管的开关，通过读下拉晶体管的开关状态即能判断存储单元中存储的信息。由于控制读下拉晶体管打开所需要的栅极电压很小，在读出信息时从第二存储节点中泄漏的电流很小，基本不会影响存储单元存储的信息，有效提高了静态噪声容限以及读出稳定性。在具有独立的读出单元的条件下，读出信息不会对写入单元中存储的信息造成影响，提高了静态噪声容限；增强写入单元电荷输送能力不会对读出信息造成影响，因此可以通过增强写入单元电荷输送能力的方法提高写入容限，从而获得静态噪声容限和写入容限俱佳的SRAM单元，使SRAM单元的读写更加稳定。此外，本专利技术提供的SRAM存储器包括多个本专利技术提供的SRAM单元，具有较好的读写稳定性。【附图说明】图1为现有技术一种6T结构的SRAM单元的电路结构示意图；图2为本专利技术SRAM单元一实施例的电路结构示意图。【具体实施方式】下面分析现有的SRAM的结构，以获得现有SRAM读写稳定性差的原因。参考图1，示出了现有技术一种6T结构的SRAM单元的电路结构示意图。所述6T结构的SRAM单元包括:第一存储晶体管和第二存储晶体管，所述第一存储晶体管包括第一上拉晶体管PU1和第一下拉晶体管roi，所述第一上拉晶体管PU1的漏极和第一下拉晶体管roi的源极电连接，所述第一上拉晶体管pui的漏极和第一下拉晶体管PD1的源极的连接点为第一存储节点11，所述第一上拉晶体管PU1的栅极和第一下拉晶体管roi的栅极电连接，所述第一上拉晶体管roi的栅极和第一下拉晶体管roi的栅极的连接点为第一读写节点21。所述第二存储晶体管包括第二上拉晶体管PU2和第二下拉晶体管Η)2，所述第二上拉晶体管PU2的漏极和第二下拉晶体管TO2的源极电连接，所述第二上拉晶体管PU2的漏极和第二下拉晶体管ro2的源极的连接点为第二存储节点12，所述第二上拉晶体管PU2的栅极和第二下拉晶体管ro2的栅极电连接，所述第二上拉晶体管PU2的栅极和第二下拉晶体管PD2栅极的连接点为第二读写节点22。此外，所述第一上拉晶体管PU1的源极和第二上拉晶体管HJ2的源极与工作电压电源vdd电连接；第一下拉晶体管roi的源极和第二下拉晶体管ro2的漏极与公共电压电源Vss电连接，工作电压电源Vdd提供的电压高于公共电压电源Vss电连接提供的电压。进一步的，所述第一存储节点11与所述第二读写节点22电连接，所述第二存储节点1当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种SRAM单元，其特征在于，包括：存储单元，用于存储信息，所述存储单元包括用于加载第一电平的第一存储节点、用于加载第二电平的第二存储节点，所述第一电平与第二电平不同；写入单元，与所述存储单元的第一存储节点、写字线和写位线电连接，用于向存储单元写入信息；读出单元，与所述存储单元电连接，用于读出所述存储单元的存储信息，所述读出单元包括：与读字线和读位线电连接的读传输栅晶体管，与所述读传输栅晶体管相连的读下拉晶体管，所述读下拉晶体管的栅极与所述存储单元的第二存储节点电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：张弓，李煜，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31