反熔丝单次可编程存储胞及存储器的操作方法技术

本发明专利技术公开一种反熔丝单次可编程存储胞及存储器的操作方法，单次可编程只读存储胞包括：第一反熔丝单元及第二反熔丝单元、选择晶体管以及阱区。第一反熔丝单元与第二反熔丝单元分别包括依序设置于基底上的反熔丝层与反熔丝栅极。选择晶体管，包括选择栅极、栅极介电层、第一掺杂区与第二掺杂区。选择栅极设置于基底上。栅极介电层设置于选择栅极与基底之间。第一掺杂区与第二掺杂区，分别设置于选择栅极两侧的基底中，其中第二掺杂区位于第一反熔丝单元及第二反熔丝单元周围的基底中。阱区设置于第一反熔丝单元及第二反熔丝单元下方的基底中，并连接第二掺杂区。

【技术实现步骤摘要】
反熔丝单次可编程存储胞及存储器的操作方法
本专利技术涉及一种存储器及其的操作方法，特别是涉及一种改善读取特性的反熔丝单次可编程存储胞及存储器的操作方法。
技术介绍
非挥发性存储器是一种能在切断电源后继续保存存储器内资料的存储器，并可分成只读存储器(readonlymemory,ROM)、单次可编程存储器(onetimeprogrammablememory,OTPmemory)以及可重复读写存储器。此外，随着半导体存储器技术的成熟，非挥发性存储器已可以整合至与互补式金属氧化物半导体(complementarymetaloxidesemiconductor,CMOS)元件相容的制作工艺下。如上述的单次可编程存储器而言，其可类分为熔丝型(fusetype)以及反熔丝型(anti-fusetype)。熔丝型单次可编程存储器在未编程的状态下为短路，编程后则为断路。反之，反熔丝型单次可编程存储器则是在未编程前为断路，编程后为短路。此外，基于CMOS制作工艺技术中的MOS元件的特性，反熔丝型单次可编程存储器较适于整合在CMOS制作工艺技术中。此外，单次可编程存储器单元基于栅极氧化层的破裂(rupture)以形成永久导电的路径。导电沟道的形成位置随机分布，会使读取数据判断不易。
技术实现思路
本专利技术的目的在于提供一种改善读取特性的反熔丝单次可编程只读存储胞，可以避免反熔丝层的破裂位置处于使反熔丝栅极与基底直接接触之处，而能够改善读取特性。本专利技术的再一目的在于提供一种存储器的操作方法，可利用较低的电压进行读取、降低抑制编程电流(PGMinhibitcurrent)以及减少选择栅极的栅极引发漏极漏电流(GIDL)。为达上述目的，本专利技术的改善读取特性的反熔丝单次可编程只读存储胞，包括：第一反熔丝单元及第二反熔丝单元、选择晶体管以及阱区。第一反熔丝单元及第二反熔丝单元设置于具有第一导电型的基底上。第一反熔丝单元包括依序设置于基底上的第一反熔丝层与第一反熔丝栅极。第二反熔丝单元包括依序设置于基底上的第二反熔丝层与第二反熔丝栅极。选择晶体管，设置基底上，包括选择栅极、栅极介电层、第一掺杂区与第二掺杂区。选择栅极设置于基底上。栅极介电层设置于选择栅极与基底之间。第一掺杂区与第二掺杂区，具有第二导电型，并分别设置于选择栅极两侧的基底中，其中第二掺杂区位于第一反熔丝单元及第二反熔丝单元周围的基底中。阱区具有第二导电型，设置于第一反熔丝单元及第二反熔丝单元下方的基底中，并连接第二掺杂区。在本专利技术的一实施例中，上述第一反熔丝层、第二反熔丝层与栅极介电层的厚度相同。在本专利技术的一实施例中，上述选择晶体管包括输入输出金属氧化物半导体(I/OMOS)晶体管。在本专利技术的一实施例中，上述选择晶体管包括核心金属氧化物半导体(coreMOS)晶体管。在本专利技术的一实施例中，上述选择晶体管包括双扩散金属氧化物半导体(DMOS)晶体管。在本专利技术的一实施例中，上述第一导电型为P型及N型的其中的一个，上述第二导电型为P型及N型的其中的另一个。在本专利技术的一实施例中，上述阱区的一部分延伸至位于选择栅极下方。本专利技术的存储胞的操作方法，存储胞包括设置于基底上的选择晶体管、分别串接选择晶体管的第一反熔丝单元及第二反熔丝单元以及阱区，其中晶体管包括选择栅极、第一掺杂区与第二掺杂区；第二掺杂区位于第一反熔丝单元及第二反熔丝单元周围的基底中，第一反熔丝单元包括第一反熔丝层与第一反熔丝栅极，第二反熔丝单元包括第二反熔丝层与第二反熔丝栅极；阱区设置于第一反熔丝单元及第二反熔丝单元下方的基底中，连接第二掺杂区，且阱区的导电型与第二掺杂区相同，方法包括：在编程操作时，在选择栅极施加第一电压，在第一掺杂区施加第二电压，在第一反熔丝栅极与第二反熔丝栅极施加第三电压，其中第一电压足以打开选择晶体管的沟道，第二电压与第三电压的电压差足以使第一反熔丝层及第二反熔丝层破裂。在本专利技术的一实施例中，上述存储胞的操作方法，还包括：在读取操作时，在选择栅极施加第四电压，在第一反熔丝栅极与第二反熔丝栅极施加第五电压，其中第四电压足以打开选择晶体管的沟道，可通过从第一掺杂区侦测存储器的沟道电流大小来判断存储在存储胞中的数字信息。在本专利技术的一实施例中，上述存储胞的操作方法，还包括：在读取操作时，在选择栅极施加第六电压，在第一掺杂区施加第七电压，其中第六电压足以打开选择晶体管的沟道，可通过从第一反熔丝栅极与第二反熔丝栅极侦测存储胞的沟道电流大小来判断存储在存储胞中的数字信息。本专利技术的存储器的操作方法，存储器包括：多个存储胞，排列成一阵列，各个存储胞包括设置于基底上的选择晶体管、分别串接选择晶体管的第一反熔丝单元及第二反熔丝单元以及阱区，其中选择晶体管包括选择栅极、第一掺杂区与第二掺杂区，第二掺杂区位于第一反熔丝单元及第二反熔丝单元周围的基底中，第一反熔丝单元包括第一反熔丝层与第一反熔丝栅极，第二反熔丝单元包括第二反熔丝层与第二反熔丝栅极，阱区设置于第一反熔丝单元及第二反熔丝单元下方的基底中并连接第二掺杂区，且阱区的导电型与第二掺杂区相同；多条选择栅极线，分别连接同一行的多个存储胞的选择栅极；多条第一反熔丝栅极线，分别连接同一行的多个存储胞的第一反熔丝栅极；多条第二反熔丝栅极线，分别连接同一行的多个存储胞的第二反熔丝栅极；多条位线，分别连接同一列的多个存储胞的第一掺杂区，存储器的操作方法包括：在编程操作时，在选定存储胞所耦接的选择栅极线施加第一电压，在选定存储胞所耦接的位线施加第二电压，在选定存储胞所耦接的第一反熔丝栅极线与第二反熔丝栅极线施加第三电压，其中第一电压足以打开选定存储胞的选择晶体管的沟道，第二电压与第三电压的电压差足以使选定存储胞的第一反熔丝层及第二反熔丝层破裂。在本专利技术的一实施例中，上述存储器的操作方法，还包括：在读取操作时，在选定存储胞所耦接的选择栅极线施加第四电压，在选定存储胞所耦接的第一反熔丝栅极线与第二反熔丝栅极线施加第五电压，其中第四电压足以打开选定存储胞的选择晶体管的沟道，可通过从选定存储胞所耦接的位线侦测选定存储胞的沟道电流大小来判断存储在选定存储胞中的数字信息。在本专利技术的一实施例中，上述存储器的操作方法，还包括：在读取操作时，在选定存储胞所耦接的选择栅极线施加第六电压，在选定存储胞所耦接的位线施加第七电压，其中第六电压足以打开选定存储胞的选择晶体管的沟道，可通过从选定存储胞所耦接的第一反熔丝栅极线与第二反熔丝栅极线侦测选定存储胞的沟道电流大小来判断存储在选定存储胞中的数字信息。基于上述，在本专利技术的改善读取特性的反熔丝单次可编程只读存储胞及存储器的操作方法中，在反熔丝单元下方的基底中设置阱区，利用阱区连接掺杂区，其中阱区与掺杂区的导电型态相同，能够改善读取特性。由此，在对反熔丝存储胞进行读取操作时，可利用较低的电压进行读取；在对反熔丝存储胞进行编程操作时，可以降低抑制编程电流(PGMinhibitcurrent)；在抑制编程时也可以减少选择栅极的栅极引发漏极漏电流(GIDL)。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1A为本专利技术的一实施例的反熔丝存储胞的上视图。图1B为编程操作时反熔丝存储胞沿着图1A中的A-A’线剖面示意图。本文档来自技高网...

【技术保护点】
一种改善读取特性的反熔丝单次可编程存储胞，包括：第一反熔丝单元及第二反熔丝单元，设置于具有第一导电型的基底上，该第一反熔丝单元包括依序设置于该基底上的第一反熔丝层与第一反熔丝栅极；该第二反熔丝单元包括依序设置于该基底上的一第二反熔丝层与一第二反熔丝栅极；选择晶体管，设置该基底上，包括：选择栅极，设置于该基底上；栅极介电层，设置于该选择栅极与该基底之间；第一掺杂区与一第二掺杂区，具有第二导电型，并分别设置于该选择栅极两侧的该基底中，其中该第二掺杂区位于该第一反熔丝单元及该第二反熔丝单元周围的该基底中；以及阱区，具有该第二导电型，设置于该第一反熔丝单元及该第二反熔丝单元下方的该基底中，并连接该第二掺杂区。

【技术特征摘要】
2013.07.24 US 61/857,703;2013.12.10 US 14/101,3671.一种改善读取特性的反熔丝单次可编程存储胞，包括：第一反熔丝单元及第二反熔丝单元，设置于具有第一导电型的基底上，该第一反熔丝单元包括依序设置于该基底上的第一反熔丝层与第一反熔丝栅极；该第二反熔丝单元包括依序设置于该基底上的一第二反熔丝层与一第二反熔丝栅极；选择晶体管，设置该基底上，包括：选择栅极，设置于该基底上；栅极介电层，设置于该选择栅极与该基底之间；第一掺杂区与一第二掺杂区，具有第二导电型，并分别设置于该选择栅极两侧的该基底中，其中该第二掺杂区位于该第一反熔丝单元及该第二反熔丝单元周围的该基底中；以及阱区，具有该第二导电型，设置于该第一反熔丝单元及该第二反熔丝单元下方的该基底中，并连接该第二掺杂区。2.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该第一反熔丝层、该第二反熔丝层与该栅极介电层的厚度相同。3.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括输入输出金属氧化物半导体(I/OMOS)晶体管。4.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括核心金属氧化物半导体(coreMOS)晶体管。5.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括双扩散金属氧化物半导体晶体管(DMOS)。6.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该第一导电型为P型及N型的其中的一个，该第二导电型为P型及N型的其中的另一个。7.如权利要求1所述的改善读取特性的反熔丝单次可编程存储胞，其中该阱区的一部分延伸至位于该选择栅极下方。8.如权利要求7所述的改善读取特性的反熔丝单次可编程存储胞，其中该第一反熔丝层、该第二反熔丝层与该栅极介电层的厚度相同。9.如权利要求7所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括输入输出金属氧化物半导体(I/OMOS)晶体管。10.如权利要求7所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括核心金属氧化物半导体(coreMOS)晶体管。11.如权利要求7所述的改善读取特性的反熔丝单次可编程存储胞，其中该选择晶体管包括双扩散金属氧化物半导体(DMOS)晶体管。12.一种存储胞的操作方法，该存储胞包括设置于基底上的选择晶体管、分别串接该选择晶体管的第一反熔丝单元及第二反熔丝单元以及阱区，其中该选择晶体管包括选择栅极、第一掺杂区与第二掺杂区；该第二掺杂区位于该第一反熔丝单元及该第二反熔丝单元周围的该基底中，该第一反熔丝单元包括第一反熔丝层与第一反熔丝栅极，该第二反熔丝单元包括第二反熔丝层与第二反熔丝栅极；该阱区设置于该第一反熔丝单元及该第二反熔丝单元下方的该基底中，连接该第二掺杂区，且阱区的导电型与该第二掺杂区相同，该方法包括：在一编程操作时，在该选择栅极施加一第一电压...

【专利技术属性】
技术研发人员：陈沁仪，陈稐寯，温岳嘉，吴孟益，陈信铭，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾;71