半导体器件制造技术

本发明专利技术涉及半导体器件，防止具有共同布置在特定区域中的直通硅通孔的半导体芯片的基板破裂。当与第一半导体芯片的长边平行的方向被定义为行方向并且与第一半导体芯片的长边垂直的方向被定义为列方向时，第一硅通孔中的每一个被布置在网格点的任一个上，该网格点被布置成m行和n列(m＞n)。此外，如在沿着第一半导体芯片的短边所述的横截面上所观察到的那样，通过耦接被布置在m行和n列中的最外面的网格点而定义的直通硅通孔区域的中心在第一方向上偏离于第一半导体芯片的短边的中心。

【技术实现步骤摘要】
半导体器件与相关申请的交叉引用在2013年6月6日提交的日本专利申请第2013 — 120013号的公开内容(包括说明书、说明书附图和说明书摘要)通过引用被全部并入到本文中。
本专利技术涉及半导体器件，例如，本专利技术是一种技术，该技术适用于其中第一半导体芯片和第二半导体芯片被堆叠在布线板上的半导体器件。
技术介绍
用于耦接一个半导体芯片到另一个半导体芯片的方法之一采用直通硅通孔。直通硅通孔在厚度方向上穿过半导体芯片的基板。例如，日本未审专利公开第2011-243724号公开了一种方法，该方法包括堆叠存储芯片(每一个存储芯片都具有形成在其中的直通硅通孔)，并使用该直通硅通孔来耦接这些存储芯片。 在该公开中，最下面的存储芯片通过焊接凸块被耦接到布线板。在最下面的存储芯片周围，设置框状的金属材料部件以便包围该存储芯片。此外，金属基板通过粘合部件被安装在最上面的存储芯片之上，该粘合部件处于金属基板与该存储芯片之间。
技术实现思路
近年来，人们已经研究了在半导体芯片的特定区域内共同形成直通硅通孔。本专利技术的专利技术人已经得出如下结论:在基板中，共同形成有该直通硅通孔的区域相比其他的区域可能具有较低的强度。在此情况下，如果应力被施加到半导体芯片的基板上，裂纹可能出现在该基板中。根据本说明书的以下描述以及附图，本专利技术的其他问题和新颖的特征将变得更为明显。 根据一个实施例,第一矩形半导体芯片被安装在布线板的第一表面上，并且第二半导体芯片被放置在该第一半导体芯片之上。第二半导体芯片被电耦接至第一半导体芯片的第一直通硅通孔。当与第一半导体芯片的长边平行的方向被定义为行方向并且与第一半导体芯片的长边垂直的方向被定义为列方向时，第一娃通孔中的每一个被布置在网格点的任一个上，该网格点被布置成m行和η列(m>n)。如在沿着第一半导体芯片的短边所取的横截面上所观察到的那样，通过耦接被布置在m行和η列中的最外面的网格点而定义的直通硅通孔区域的中心在第一方向上偏离于第一半导体芯片的短边的中心 即使直通硅通孔被共同形成于半导体芯片基板的直通硅通孔区域中，根据该实施例，可防止该基板破裂。 【附图说明】 图1是示出了根据第一实施例的半导体器件的配置的剖视图。 图2示意性地示出了在半导体器件中包括的布线板、第一半导体芯片和第二半导体芯片的相对位置。 图3是示出了第一半导体芯片耦接到布线板的部分和第一半导体芯片耦接到第二半导体芯片的部分的配置的剖视图 图4是示出了第一半导体芯片的配置的平面图。 图5是示出了第一直通硅通孔在直通硅通孔区域中的示例性布置。 图6是示出了布线板的开口的示例性形状。 图7A、7B和7C是示出了用于制造半导体器件的方法的剖视图。 图8A和SB是示出了用于制造半导体器件的方法的剖视图。 图9是示出了布线板的配置的平面图。 图10是示出了根据第一实施例的第一修改例的半导体器件的配置的剖视图。 图11是示出了第二半导体芯片的剖面结构。 图12是示出了根据第一实施例的第二修改例的半导体器件的配置的剖视图。 图13是示出了根据第一实施例的第三修改例的半导体器件中包括的第一半导体芯片的配置的平面图。 图14是示出了根据第一实施例的第四修改例的半导体器件中包括的第一半导体芯片的配置的平面图。 图15是示出了根据第一实施例的第五修改例的半导体器件的配置的剖视图。 图16是示出了根据第一实施例的第六修改例的半导体器件中包括的第一半导体芯片的配置的平面图。 图17是示出了沿着图16中的线BB’的剖视图。 图18是示出了根据第二实施例的半导体器件的配置的剖视图。 图19是示出了散热部件的平面形状的平面图。 图20A到20E是示出了用于制造图18和图19中所示的半导体器件的方法的剖视图。 图21是示出了根据第二实施例的第一修改例的半导体器件的配置的剖视图。 图22是示出了根据第二实施例的第二修改例的半导体器件的配置的剖视图。 图23是示出了根据第二实施例的第四修改例的半导体器件的配置的平面图。 图24是示出了图23中所示的半导体器件的剖视图。 图25是示出了根据第三实施例的电子设备的平面图。 图26是示出了该电子设备的功能结构的框图。 【具体实施方式】 参照附图，将在下面描述实施例。注意，在所有附图中，相同的构件都用相同的数字表示，因此如果不是必须，将不再重复对它们的说明。 <第一实施例> 图1是示出了根据第一实施例的半导体器件SD的配置的剖视图。图2示意性地示出了在半导体器件SD中包括的布线板IP、第一半导体芯片SCl和第二半导体芯片SC2的相对位置。图1对应于沿着图2中的A-A’的横截面。根据第一实施例的半导体器件SD包含布线板IP、第一半导体芯片SC1、和第二半导体芯片SC2。 第一半导体芯片SCl被安装在布线板IP的第一表面上，并且在平面图中呈矩形。该第一半导体芯片SCl具有元件形成表面SFCl I，该元件形成表面SFCll面对着布线板IP的第一表面。该第一半导体芯片SCl还具有多个第一直通娃通孔TSVl。 第二半导体芯片SC2被放置在该第一半导体芯片SCl上，并且被电耦接到第一半导体芯片SCl的第一直通硅通孔TSVl。 当与第一半导体芯片SCl的长边SID11、SID13平行的方向(即图2中的Y方向)被定义为行方向，并且与该长边SIDl1、SID13垂直的方向(即图2中的X方向)被定义为列方向时，第一直通娃通孔TSVl中的每一个被布置在网格点的任一个上，该网格点被布置成m行和η列(m>n)。此外，如在平行于第一半导体芯片SCl的短边SID12、SID14的横截面上所观察到的那样(例如，图1:沿着图2中的A-A’的横截面)，通过耦接被布置在m行和η列中的最外面的网格点而定义的直通硅通孔区域TSVAl的中心在第一方向(即图1和2中的X方向)上偏离于第一半导体芯片SCl的短边SID12、SID14的中心。 换句话说，当η是奇数时，定位在列方向上的第(η+1)/2个的第一直通硅通孔TSVl在第一方向上偏离于第一半导体芯片SCl的短边SID12、SID14的中心。相反，当η为偶数时，定位在列方向上的第η/2个的第一直通硅通孔TSVl和定位在第(η+2) /2个的第一直通娃通孔TSVl之间的区域中心在第一方向上偏离于第一半导体芯片的短边SID12、SID14的中心。 该半导体器件SD的配置将在下面进行详细说明。 参照图1，将对半导体器件SD的配置进行说明。例如，布线板IP是至少在两侧面上具有布线层的树脂插入。该布线板IP可以具有两个布线层、或四个或更多的布线层。该布线板IP的厚度是例如从ΙΟΟμ--到300 μ m。但是，布线板IP可以比这个厚度更厚或更薄。布线板IP的第一表面(即，安装有第一半导体芯片SCl的侧面)上的布线包括电极IEL(这将在后面参照图3来描述)。该电极IEL电耦接到第一半导体芯片SCI。 布线板IP在位于第一表面的相反侧的第二表面上具有布线层，并且电极LND被放置在布线层上。该电极LND至少通过布线板IP中设置的耦接部件(例如，在直通孔中设置的导电层)被耦接到电极IEL。外部连接端子SB本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：布线板；第一半导体芯片，安装在所述布线板的第一表面上，并且该第一半导体芯片在平面图中是长方形；以及第二半导体芯片，设置在所述第一半导体芯片上，其中，所述第一半导体芯片具有面对所述第一表面的元件形成表面，并且具有多个第一直通硅通孔，其中，所述第二半导体芯片被电耦接到所述第一半导体芯片的所述第一直通硅通孔，其中，当与所述第一半导体芯片的长边平行的方向被定义为行方向并且与所述第一半导体芯片的长边垂直的方向被定义为列方向时，所述第一直通硅通孔的每一个被布置在网格点的任一个上，所述网格点被布置成m行和n列(m>n)，并且其中，如沿着所述第一半导体芯片的短边所取的横截面上所观察到的，通过耦接被布置在m行和n列中的最外面的网格点而定义的直通硅通孔区域的中心在第一方向上偏离于所述第一半导体芯片的短边的中心。

【技术特征摘要】
2013.06.06 JP 2013-1200131.一种半导体器件，其特征在于，包括: 布线板； 第一半导体芯片，安装在所述布线板的第一表面上，并且该第一半导体芯片在平面图中是长方形；以及 第二半导体芯片，设置在所述第一半导体芯片上， 其中，所述第一半导体芯片具有面对所述第一表面的元件形成表面，并且具有多个第一直通硅通孔， 其中，所述第二半导体芯片被电耦接到所述第一半导体芯片的所述第一直通硅通孔，其中，当与所述第一半导体芯片的长边平行的方向被定义为行方向并且与所述第一半导体芯片的长边垂直的方向被定义为列方向时，所述第一直通娃通孔的每一个被布置在网格点的任一个上，所述网格点被布置成m行和η列(m>n)，并且 其中，如沿着所述第一半导体芯片的短边所取的横截面上所观察到的，通过耦接被布置在m行和η列中的最外面的网格点而定义的直通硅通孔区域的中心在第一方向上偏离于所述第一半导体芯片的短边的中心。2.根据权利要求1所述的半导体器件，其特征在于， 其中，所述第二半导体芯片被堆叠到彼此，并且 其中，所述第二半导体芯片具有多个第二直通硅通孔，并且通过所述第二直通硅通孔被耦接到彼此。3.根据权利要求2所述的半导体器件，其特征在于， 其中，如在平面图中所观察到的，至少一些所述第二直通硅通孔与所述第一直通硅通孔中的任一个重叠。4.根据权利要求1所述的半导体器件，其特征在于， 其中在沿着所述第一半导体芯片的短边所取的横截面上，所述第一半导体芯片的中心不与所述第二半导体芯片的中心对齐。5.根据权利要求1所述的半导体器件，其特征在于， 其中所述第一半导体芯片包括多个连接端子，所述多个连接端子被设置在所述元件形成表面上并耦接到所述布线板， 其中所述第一半导体芯片包括电路形成区域，在所述电路形成区域中形成电路，并且其中在平面图中，至少一些所述连接端子位于所述直通硅通孔区域与所述电路形成区域之间。6.根据权利要求1所述的半导体器件，其特征在于， 其中所述第一半导体芯片包括多个连接端子，所述多个连接端子被设置在所述元件形成表面上，沿着基板的边缘被布置，并被耦接到所述布线板，并且 其中，在与所述第一半导体芯片的短...

【专利技术属性】
技术研发人员：山道新太郎，冈本学，本多广一，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP