一种堆栈芯片系统技术方案

本发明专利技术涉及一种堆栈芯片系统，包含：第一芯片；第二芯片；第一组硅穿孔(TSV)，连接该第一芯片与该第二芯片且包含至少一第一VSS硅穿孔、至少一第一VDD硅穿孔、复数第一讯号硅穿孔与至少一第一冗余硅穿孔；及第二组硅穿孔(TSV)，连接该第一芯片与该第二芯片且包含至少一第二VSS硅穿孔、至少一第二VDD硅穿孔、复数第二讯号硅穿孔与至少一第二冗余硅穿孔，其中该第一组硅穿孔的所有硅穿孔皆由用以选择该至少一第一冗余硅穿孔并绕道该第一组硅穿孔之剩余硅穿孔中的至少一硅穿孔的第一选择电路所耦合，且其中该至少一第一冗余硅穿孔与该至少一第二冗余硅穿孔系由用以允许此两硅穿孔互相替换的第二选择电路所耦合。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及一种堆栈芯片系统，包含：第一芯片；第二芯片；第一组硅穿孔(TSV)，连接该第一芯片与该第二芯片且包含至少一第一VSS硅穿孔、至少一第一VDD硅穿孔、复数第一讯号硅穿孔与至少一第一冗余硅穿孔；及第二组硅穿孔(TSV)，连接该第一芯片与该第二芯片且包含至少一第二VSS硅穿孔、至少一第二VDD硅穿孔、复数第二讯号硅穿孔与至少一第二冗余硅穿孔，其中该第一组硅穿孔的所有硅穿孔皆由用以选择该至少一第一冗余硅穿孔并绕道该第一组硅穿孔之剩余硅穿孔中的至少一硅穿孔的第一选择电路所耦合，且其中该至少一第一冗余硅穿孔与该至少一第二冗余硅穿孔系由用以允许此两硅穿孔互相替换的第二选择电路所耦合。【专利说明】一种堆栈芯片系统
本专利技术涉及一种堆栈芯片系统，尤其涉及一种使用硅穿孔的堆栈芯片系统。
技术介绍
为了节省宝贵的布局空间或是增加内联机的效率，可将多个集成电路(IC)芯片堆栈在一起成为一个IC封装结构。为了达到这个目的，可使用一种三维(3D)堆栈封装技术来将复数集成电路芯片封装在一起。此种三维(3D)堆栈封装技术广泛地使用到硅穿孔(TSV)。硅穿孔(TSV)是一种垂直导电通孔，其可以完全贯穿硅晶圆、硅板、任何材料所制成之基板或芯片。现今，3D集成电路(3D IC)被广用至许多的领域如内存堆栈、影像感测芯片坐寸ο 制造集成电路的单一芯片通常涉及数百道步骤，而单一步骤的失败或芯片上的微小粒子便会毁了整个芯片让其失效。将3-D集成电路(3D IC)技术应用至芯片上，因为增加了许多额外的步骤，可能失败的步骤变得更多了，情况只有雪上加霜而非更佳。因此，需要一种解决方案来增加芯片的容错裕度，藉此增加晶圆的良率。
技术实现思路
本专利技术涉及一种堆栈芯片系统，包含:第一芯片；第二芯片；第一组硅穿孔(TSV)，连接该第一芯片与该第二芯片且包含至少一第一 VSS硅穿孔、至少一第一 VDD硅穿孔、复数第一讯号硅穿孔与至少一第一冗余硅穿孔；及第二组硅穿孔(TSV)，连接该第一芯片与该第二芯片且包含至少一第二 VSS硅穿孔、至少一第二 VDD硅穿孔、复数第二讯号硅穿孔与至少一第二冗余硅穿孔，其中该第一组硅穿孔的所有硅穿孔皆由用以选择该至少一第一冗余硅穿孔并绕道该第一组硅穿孔之剩余硅穿孔中的至少一硅穿孔的第一选择电路所耦合，且其中该至少一第一冗余硅穿孔与该至少一第二冗余硅穿孔系由用以允许此两硅穿孔互相替换的第二选择电路所耦合。 【专利附图】【附图说明】 图1显示了根据本专利技术一实施例的操作在正常模式下的堆栈芯片系统的概图； 图2显示了根据本专利技术一实施例的操作在缺陷模式下的堆栈芯片系统的概图； 图3显示根据本专利技术一实施例的一组硅穿孔(TSV)的上视概图； 图4显示根据本专利技术一实施例的包含多组硅穿孔(TSV)的芯片的上视概图； 图5显示根据本专利技术另一实施例的堆栈芯片系统的概图。 【具体实施方式】 下面将详细地说明本专利技术的较佳实施例，举凡本中所述的组件、组件子部、结构、材料、配置等皆可不依说明的顺序或所属的实施例而任意搭配成新的实施例，这些实施例当属本专利技术之范畴。在阅读了本专利技术后，熟知这项技艺者当能在不脱离本专利技术之精神和范围内，对上述的组件、组件子部、结构、材料、配置等作些许更动与润饰，因此本专利技术之专利保护范围须视本权利要求书所附之权利要求所界定者为准，且这些更动与润饰当落在本专利技术的权利要求内。 本专利技术的实施例及图示众多，为了避免混淆，类似的组件以相同或相似的标号示之。图示意在传达本专利技术的概念及精神，故图中的所显示的距离、大小、比例、形状、连接关系….等皆为示意而非实况，所有能以相同方式达到相同功能或结果的距离、大小、比例、形状、连接关系….等皆可视为等效物而采用之。 图1显示了根据本专利技术一实施例之操作在正常模式下的堆栈芯片系统的概图。系统500包含堆栈在一起的芯片I与芯片2 (或者可将其称为晶粒，若尚未自其晶圆分离)以及电耦合这两芯片的复数硅穿孔(TSV)。硅穿孔11、硅穿孔12、硅穿孔13…硅穿孔In与硅穿孔IR形成第一组硅穿孔，且其皆实体嵌于芯片I或芯片2之中。应注意，第一组硅穿孔会包含至少一个VSS硅穿孔(TSVll-TSVln中的一者)、至少一 VDD硅穿孔(TSVll-TSVln中的另一者)、一些讯号硅穿孔(剩下的TSVll-TSVln)以及至少一冗余硅穿孔(TSVlR)。VSS硅穿孔系用以将操作电压VSS (在大部分的情况下VSS为接地，但在某些情况下VSS为强度低于VDD之电位准)耦合至形成于芯片2中的集成电路(未显示)；VDD硅穿孔系用以将正操作电压VDD耦合至形成于芯片2的集成电路(未显示)；而讯号硅穿孔是用以将操作讯号如时脉讯号耦合至形成于芯片2的集成电路(未显示)。在图1中，芯片I为讯号输入端而芯片2为讯号输出端。然而，本专利技术并不限于此，只要芯片I与芯片2中的一者为讯号输入端而另一者为讯号输出端即可。 系统500亦包含芯片I中的复数多路复用器(多路复用器112、多路复用器113、多路复用器114.....多路复用器Iln与多路复用器11R)、芯片2中的复数多路复用器(多路复用器211、多路复用器212、多路复用器213、多路复用器214.....多路复用器21η与多路复用器21R)、芯片I中的复数缓冲器(缓冲器111、缓冲器112、缓冲器113.....缓冲器ll(n-l)与缓冲器11R)及芯片2中的复数缓冲器(缓冲器212、缓冲器213、缓冲器214.....缓冲器21η与缓冲器21R)。上述硅穿孔、多路复用器与缓冲器形成讯号路径并使输入讯号(输入111、输入112、输入113.....输入Iln)越过芯片界面而分别成为输出讯号(输出211、输出212、输出213….输出21η)。应注意，芯片I与芯片2中的多路复用器系受到内部或外部逻辑的控制，在本专利技术中为了不模糊焦点而将其省略。又，针对一符号后的两位数字(例如TSVll中TSV为符号而11为符号后的两位数字)，前一位数代表其群组而后一位数代表其在群组内的位置/顺序；后一位数从I开始。硅穿孔In(TSVln)代表此硅穿孔为第一组硅穿孔中的第η个硅穿孔；硅穿孔IR代表此硅穿孔为第一组硅穿孔中的冗余硅穿孔。针对名称后的三位数字(例如多路复用器113中的多路复用器为名称而113为名称后的三位数字)，第一位数代表其芯片、第二位数代表其群组而最后一位数代表其在群组内的位置/顺序；最后一位数从I开始。 仍参考图1，其显示当所有硅穿孔都是有效时讯号的路径(由粗虚线来表示路径)。输入讯号111会经过硅穿孔11与多路复用器211而成为输出211 ;输入112会经过多路复用器112、硅穿孔12与多路复用器212而成为输出212…..输入Iln会经过多路复用器11η、硅穿孔In与多路复用器21η而成为输出21η。在此情况下，并未使用到所有的缓冲器且未使用多路复用器11R、硅穿孔IR与多路复用器21R。 现在参考图2，其显示了根据本专利技术一实施例的操作在缺陷模式下之堆栈芯片系统的概图。在图2中，被大「X」所标注的硅穿孔12为无效(有缺陷而无法正常运作)的，因此无法使用硅穿孔12于芯片I与芯片2之间传递讯号。受而内部或外部本文档来自技高网...

【技术保护点】
一种堆栈芯片系统，包含:第一芯片;第二芯片;第一组硅穿孔(TSV)，连接该第一芯片与该第二芯片且包含至少一第一VSS硅穿孔、至少一第一VDD硅穿孔、复数第一讯号硅穿孔与至少一第一冗余硅穿孔;及第二组硅穿孔(TSV)，连接该第一芯片与该第二芯片且包含至少一第二VSS硅穿孔、至少一第二VDD硅穿孔、复数第二讯号硅穿孔与至少一第二冗余硅穿孔，其中该第一组硅穿孔的所有硅穿孔皆由用以选择该至少一第一冗余硅穿孔并绕道该第一组硅穿孔之剩余硅穿孔中的至少一硅穿孔的第一选择电路所耦合，且其中该至少一第一冗余硅穿孔与该至少一第二冗余硅穿孔系由用以允许此两硅穿孔互相替换的第二选择电路所耦合。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄昭元，何岳风，杨名声，陈辉煌，
申请(专利权)人：艾芬维顾问股份有限公司，
类型：发明
国别省市：中国台湾;71