半导体器件的制备方法技术

本申请提供了一种半导体器件的制备方法。其包括以下步骤：在半导体衬底上形成输入/输出伪栅极和核心伪栅极，输入/输出伪栅极与半导体衬底之间形成输入/输出氧化层及输入/输出掩膜层，核心伪栅极与半导体衬底之间形成核心氧化层；在每个伪栅极的侧表面上形成刻蚀阻挡层和介质层；去除输入/输出伪栅极和核心伪栅极，去除核心氧化层；去除输入/输出掩膜层；在半导体衬底上形成核心栅介质层；形成金属栅极。该制备方法通过在输入/输出伪栅极与输入/输出氧化层之间形成输入/输出掩膜层，使得在同时去除输入/输出伪栅极和核心伪栅极后，在去除核心氧化层时，避免了刻蚀液对输入/输出氧化层的损伤。

【技术实现步骤摘要】
半导体器件的制备方法
本专利技术属于半导体领域，尤其涉及一种半导体器件的制备方法。
技术介绍
在32nm及以下技术节点的COMS工艺的栅制作过程中，为了优化所制备的半导体材料的性能通常采用结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法。这种结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法能够降低氧化层厚度（EOT/Tinv），进而提高材料的技术延展性。同时，该结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法，还能够提高所制备的半导体材料对轻掺杂漏区及源区的热处理制程的承受能力。如图1a至图1e所示，其示出了一种结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法，其包括以下步骤：如图1a所示，在设置有浅沟槽隔离区STI11’（STI：ShallowTrenchIsolation）的半导体衬底1上浅沟槽隔离区11’以外的表面上沉积氧化层材料，形成氧化层。在氧化层上沉积伪栅材料，形成伪栅材料层。在伪栅材料层中欲形成伪栅极的上表面上形成第一过渡光阻层。刻蚀去除未形成第一过渡光阻层的伪栅材料层形成伪栅极。该伪栅极包括输入/输出伪栅极31’和核心伪栅极33’。并进一步刻蚀位于伪栅材料层之下的氧化层2’，形成位于输入/输出伪栅极31’与半导体衬底1’之间的输入/输出氧化层21’，和位于核心伪栅极33’与半导体衬底1’之间的核心氧化层23’。分别在输入/输出伪栅极31’和核心伪栅极33’的两侧衬底上进行LDD注入，并分别在输入/输出伪栅极31’和核心伪栅极33’的侧表面上形成侧壁层，分别在输入/输出伪栅极31’和核心伪栅极33’侧壁层的两侧的衬底上进行离子注入，形成分别与输入/输出伪栅极31’和核心伪栅极33’相应的源极（SD）和漏极（LDD）。在半导体衬底表面上未形成输入/输出伪栅极31’、核心伪栅极33’和浅沟槽隔离区11’的表面上沉积NiSi层4。沿围绕在输入/输出伪栅极31’和核心伪栅极33’侧壁层的侧表面上形成刻蚀阻挡层5’，该刻蚀阻挡层5’沿输入/输出伪栅极31’和核心伪栅极33’的侧壁延伸，向上延伸至与伪栅极的上表面齐平，向下连续延伸，并覆盖在NiSi层4和浅沟槽隔离区11之上。如图1b所示，在输入/输出伪栅极31’的上表面以及其四周刻蚀阻挡层5’和介质层6’的上表面上形成第二过渡光阻层71’。刻蚀去除核心伪栅极33’和核心氧化层23’，在相应于核心伪栅极33’的位置形成核心栅极槽37’。去除位于输入/输出伪栅极31’的上表面及其四周的第二过渡光阻层71’。如图1c所示，在核心栅极槽37’中半导体衬底1’上沉积形成核心栅介质层（IL）8’。如图1d所示，采用光阻材料在形成了核心栅介质层8’的核心栅极槽37’以及核心栅极槽37’四周的刻蚀阻挡层5’和介质层6’的上表面上形成第三过渡光阻层73’，刻蚀去除输入/输出伪栅极31’，在相应于输入/输出伪栅极31’的位置形成输入/输出栅极槽35’。去除位于核心栅极槽37’内部及其四周的第三过渡光阻层73’。如图1e所示，在输入/输出栅极槽35’和核心栅极槽37’中形成高介电常数材料层及位于高介电常数材料层上的金属栅极9’。在上述结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法中，为了避免刻蚀核心氧化层23’时对输入/输出氧化层21’造成影响，必须先遮挡输入/输出伪栅极31’。然后去除核心伪栅极33’，刻蚀去除核心氧化层23’，形成核心栅极槽37’，在核心栅极槽37’中半导体衬底1上形成核心栅介质层8’。完成核心栅介质层8’的沉积后，再通过遮挡核心栅极槽37’，去除输入/输出伪栅极31’形成保留有输入/输出氧化层的输入/输出栅极槽。现有的这种制备方法虽然能够避免刻蚀核心氧化层时对输入/输出氧化层造成影响，但是其工艺步骤困难且复杂、成本也较高，并不利于大规模的生产制备。
技术实现思路
为了解决现有技术中的不足，本专利技术提供了一种半导体器件的制备方法，以简化半导体器件的后栅处理方法的工艺步骤，减低生产成本。为此，在本申请中提供了一种半导体器件的制备方法，包括以下步骤：在形成有STI的半导体衬底上形成输入/输出伪栅极和核心伪栅极，输入/输出伪栅极与半导体衬底之间形成有输入/输出氧化层和位于输入/输出氧化层上的输入/输出掩膜层，核心伪栅极与半导体衬底之间形成核心氧化层；在输入/输出伪栅极和核心伪栅极的两侧衬底上形成LDD和SD，以及NiSi层；在输入/输出伪栅极、核心伪栅极、浅沟槽隔离区STI以及NiSi层上沉积刻蚀阻挡层和介质层，进行平坦化处理，裸露出输入/输出伪栅极和核心伪栅极的上表面；去除输入/输出伪栅极和核心伪栅极，从而形成输入/输出栅极槽和核心栅极槽；去除位于核心栅极槽中的核心氧化层；去除位于输入/输出栅极槽中的输入/输出掩膜层；在核心栅极槽中的半导体衬底上形成核心栅介质层；在输入/输出栅极槽以及核心栅极槽中形成高介电常数材料层及位于高介电常数材料层上的金属栅极。进一步地，上述制备方法中在半导体衬底上形成伪栅极的步骤包括：在形成有STI的半导体衬底上形成氧化层；在氧化层上形成掩膜层；在掩膜层的部分表面上形成掩膜光阻层；刻蚀去除掩膜层中未被掩膜光阻层覆盖的部分，露出氧化层；刻蚀去除掩膜光阻层；在剩余的掩膜层上形成输入/输出伪栅极；在露出的氧化层上形成核心伪栅极；刻蚀去除掩膜层中位于输入/输出伪栅极底部外侧的部分，形成输入/输出掩膜层；刻蚀去除氧化层中位于输入/输出伪栅极底部和位于核心伪栅极底部外侧的部分，形成输入/输出氧化层和核心氧化层。进一步地，上述制备方法中在半导体衬底上形成氧化层的步骤包括：在形成有STI的半导体衬底上形成第一氧化层；在第一氧化层上欲形成输入/输出伪栅极的部分上形成第一氧化层光阻层；刻蚀去除第一氧化层中未被第一氧化层光阻层覆盖的部分，露出半导体衬底；刻蚀去除第一氧化层光阻层，在半导体衬底未被第一氧化层的覆盖部分上形成厚度小于第一氧化层的第二氧化层。进一步地，上述第一氧化层的厚度为第二氧化层的厚度为掩膜层的厚度为进一步地，上述核心氧化层为氧化物或氮氧化物；输入/输出掩膜层为氮化钛材料。进一步地，上述核心氧化层为热氧化材料层，输入/输出掩膜层为TiN材料层。进一步地，上述刻蚀去除位于核心栅极槽中的核心氧化层的步骤中采用刻蚀液为稀释氢氟酸。进一步地，上述刻蚀去除位于输入/输出栅极槽中的输入/输出掩膜层的过程中所采用的刻蚀液为NH4OH、H2O2及H2O的混合液体。进一步地，上述刻蚀阻挡层的材料选自SiN、SiCN、SiC和SiON中的任意一种或者几种；介质层的材料为氧化物或低介电常数绝缘材料。本申请半导体器件的制备方法，通过在输入/输出伪栅极与输入/输出氧化层之间形成输入/输出掩膜层，使得在同时去除输入/输出伪栅极和核心伪栅极后，刻蚀去除核心氧化层的过程中因为输入/输出掩膜层的存在，避免了刻蚀液对输入/输出氧化层的损伤。在完成刻蚀去除核心氧化层的步骤后去除输入/输出掩膜层就可以进行形成金属栅极的步骤。该半导体器件的后栅处理方法无需分先后输入/输出伪栅极和核心伪栅极的步骤，大幅度地简化了工艺本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，其特征在于，包括以下步骤：在形成有STI的半导体衬底（1）上形成输入/输出伪栅极（31）和核心伪栅极（33），所述输入/输出伪栅极（31）与所述半导体衬底（1）之间形成有输入/输出氧化层（21）和位于所述输入/输出氧化层（21）上的输入/输出掩膜层（71），所述核心伪栅极（33）与所述半导体衬底（1）之间形成核心氧化层（23）；在所述输入/输出伪栅极（31）和所述核心伪栅极（33）的两侧所述半导体衬底上形成LDD和SD，以及NiSi层（4）；在所述输入/输出伪栅极（31）、所述核心伪栅极（33）、所述STI（11）以及所述NiSi层（4）上沉积形成刻蚀阻挡层（5），在刻蚀阻挡层（5）的表面上沉积形成介质层（6），对所述刻蚀阻挡层（5）和所述介质层（6）进行平坦化处理，裸露出输入/输出伪栅极（31）和核心伪栅极（33）的上表面；去除所述输入/输出伪栅极（31）和核心伪栅极（33），形成输入/输出栅极槽（35）和核心栅极槽（37）；去除位于所述核心栅极槽（37）中的所述核心氧化层（23）；去除位于所述输入/输出栅极槽（35）中的所述输入/输出掩膜层（71）；在所述核心栅极槽（37）中的所述半导体衬底（1）上形成核心栅介质层（8）；在所述输入/输出栅极槽（35）和所述核心栅极槽（37）中形成高介电常数材料层及位于高介电常数材料层上的金属栅极（9）。...

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：在形成有STI的半导体衬底（1）上形成输入/输出伪栅极（31）和核心伪栅极（33），所述输入/输出伪栅极（31）与所述半导体衬底（1）之间形成有输入/输出氧化层（21）和位于所述输入/输出氧化层（21）上的输入/输出掩膜层（71），所述核心伪栅极（33）与所述半导体衬底（1）之间形成核心氧化层（23）；在所述输入/输出伪栅极（31）和所述核心伪栅极（33）的两侧所述半导体衬底上形成LDD和SD，以及NiSi层（4）；在所述输入/输出伪栅极（31）、所述核心伪栅极（33）、所述STI（11）以及所述NiSi层（4）上沉积形成刻蚀阻挡层（5），在刻蚀阻挡层（5）的表面上沉积形成介质层（6），对所述刻蚀阻挡层（5）和所述介质层（6）进行平坦化处理，裸露出输入/输出伪栅极（31）和核心伪栅极（33）的上表面；去除所述输入/输出伪栅极（31）和核心伪栅极（33），形成输入/输出栅极槽（35）和核心栅极槽（37）；去除位于所述核心栅极槽（37）中的所述核心氧化层（23）；去除位于所述输入/输出栅极槽（35）中的所述输入/输出掩膜层（71）；在所述核心栅极槽（37）中的所述半导体衬底（1）上形成核心栅介质层（8）；在所述输入/输出栅极槽（35）和所述核心栅极槽（37）中形成高介电常数材料层及位于高介电常数材料层上的金属栅极（9）。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述半导体衬底（1）上形成第一伪栅极和第二伪栅极的步骤包括：在形成有STI的所述半导体衬底（1）上形成氧化层（2）；在所述氧化层（2）上形成掩膜层（7）；在所述掩膜层（7）的部分表面上形成掩膜光阻层（73）；刻蚀去除所述掩膜层（7）中未被所述掩膜光阻层（73）覆盖的部分，露出部分所述氧化层（2）；刻蚀去除所述掩膜光阻层（73）；在剩余的所述掩膜层（7）上形成输入/输出伪栅极（31）；在露出的所述氧化层（2）上形成核心...

【专利技术属性】
技术研发人员：何永根，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31