一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，涉及半导体技术领域。本发明专利技术的半导体器件的制造方法，在去除伪栅极的工艺步骤之前，增加了在接触孔刻蚀阻挡层的上方形成保护层的工艺。该方法避免了在去除伪栅极的工艺中在接触孔刻蚀阻挡层的上方形成凹陷，进而避免了在形成金属栅极的工艺中在接触孔刻蚀阻挡层的上方形成金属残留，在一定程度上避免了漏电流的产生，提高了半导体器件的性能。本发明专利技术的半导体器件，在接触孔刻蚀阻挡层上方形成有保护层。该半导体器件由于具有保护层，保证了在接触孔刻蚀阻挡层上方不会形成金属残留，在一定程度上避免了漏电流的产生，提高了半导体器件的性能。

【技术实现步骤摘要】
一种半导体器件及其制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法。
技术介绍
高K金属栅极（HKMG）技术是半导体领域的重要技术，相对于普通栅极技术，HKMG技术可以极大地提高半导体器件的性能。在现有技术中，应用高k金属栅极技术的半导体器件的制造方法，在去除伪栅极的过程中，往往会造成接触孔刻蚀阻挡层（CESL）被不当地去除一部分，在CESL的上方形成凹陷（recess），进而导致在后续形成金属栅极的工艺过程中在凹陷位置处形成金属残留。相应位置的金属残留往往导致漏电流的发生，严重影响半导体器件的性能。下面，结合图1A至图1C，对上述应用HKMG技术制造半导体器件的方法以及其存在的技术问题进行说明。其中，图1A至图1C为各工艺完成后形成的图案的剖视图。现有技术中应用前述HKMG技术制造半导体器件的方法，一般包括如下步骤：步骤E1：提供一半导体衬底100，所述半导体衬底上形成有伪栅极101、接触孔刻蚀阻挡层（CESL）102。并且，所述半导体衬底100上还形成有栅极侧壁103、层间介电层104，如图1A所示。当然，所述半导体衬底100上还可以包括STI、源/漏极以及其他结构（图中未示出）。其中，伪栅极101的材料一般为多晶硅，接触孔刻蚀阻挡层（CESL）102一般为氮化硅；层间介电层104一般为氧化硅。栅极侧壁103则可以为一层侧壁，也可以为包括偏移侧壁和主侧壁的两层结构。源极和漏极可以为通过离子注入或其他方式形成。步骤E2：去除伪栅极101，形成的图形如图1B所示。在去除伪栅极101的过程中，由于现有技术中的CESL的材料（一般为氮化硅）的物理特性相对易于被刻蚀，CESL会被刻蚀掉一部分，形成凹陷1021，如图1B所示。步骤E3：沉积金属并进行CMP以形成金属栅极105，形成的图形如图1C所示。由于凹陷1021的存在，在形成金属栅极105的过程中，凹陷1021位置处会形成金属残留1051，如图1C所示。在现有技术中，前述金属残留1051往往会导致最终形成的半导体器件在工作时容易产生漏电流，严重影响半导体器件的性能。因此，为了解决上述问题，需要提出一种新的半导体器件的结构及其制造方法。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件及其制造方法。本专利技术一方面提供一种半导体器件的制造方法，该方法包括如下步骤：步骤S101：提供半导体衬底，所述半导体衬底包括伪栅极、接触孔刻蚀阻挡层、栅极侧壁和层间介电层；步骤S102：在所述接触孔刻蚀阻挡层的上方形成保护层；步骤S103：去除所述伪栅极。其中，所述步骤S102包括：步骤S1021：刻蚀所述接触孔刻蚀阻挡层未被所述层间介电层覆盖的部分，在所述接触孔刻蚀阻挡层上形成凹槽；步骤S1022：在所述半导体衬底上形成一层保护材料薄膜，对所述保护材料薄膜进行CMP以在所述凹槽内形成保护层。其中，在所述接触孔刻蚀阻挡层上形成凹槽的方法为：干法刻蚀或湿法刻蚀。其中，所述凹槽的深度为3nm~30nm。其中，所述保护层的材料为氧化硅。其中，所述步骤S101包括：步骤S1011：提供半导体衬底，在所述半导体衬底上形成STI和伪栅极；步骤S1012：在所述半导体衬底上形成栅极侧壁；步骤S1013：在所述半导体衬底上形成源极和漏极；步骤S1014：在所述半导体衬底上形成接触孔刻蚀阻挡层；步骤S1015：在所述半导体衬底上形成层间介电层。进一步的，在所述步骤S103之后还包括步骤S104：在所述伪栅极原来的位置形成金属栅极。本专利技术另一方面提供一种半导体器件，该半导体器件包括：半导体衬底以及位于所述半导体衬底上的金属栅极、接触孔刻蚀阻挡层、栅极侧壁和层间介电层，其中，所述半导体器件还包括位于所述接触孔刻蚀阻挡层上方的保护层，其中，所述保护层与所述层间介电层处于同一平面。其中，所述保护层的厚度为3nm~30nm。其中，所述保护层的材料为氧化硅。本专利技术的半导体器件的制造方法，由于在去除伪栅极的工艺步骤之前，增加了在接触孔刻蚀阻挡层的上方形成保护层的工艺，因而避免了在去除伪栅极的工艺中在接触孔刻蚀阻挡层的上方形成凹陷，进而避免了在形成金属栅极的工艺中在接触孔刻蚀阻挡层的上方形成金属残留，最终在一定程度上避免了漏电流的产生，提高了半导体器件的性能。本专利技术实施例的半导体器件，由于保护层的存在，保证了在接触孔刻蚀阻挡层的上方不会形成金属残留，因而在一定程度上避免了漏电流的产生，提高了半导体器件的性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1C为现有技术的半导体器件的制造方法各步骤形成的图形的示意性剖面图；图2A-图2F为本专利技术提出的半导体器件的制造方法各步骤形成的图形的示意性剖面图；图3为本专利技术提出的一种半导体器件的制造方法的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤：步骤S101：提供半导体衬底，所述半导体衬底包括伪栅极、接触孔刻蚀阻挡层、栅极侧壁和层间介电层；步骤S102：在所述接触孔刻蚀阻挡层的上方形成保护层；步骤S103：去除所述伪栅极。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括如下步骤：步骤S101：提供半导体衬底，所述半导体衬底包括伪栅极、接触孔刻蚀阻挡层、栅极侧壁和层间介电层；步骤S102：在所述接触孔刻蚀阻挡层的上方形成保护层；步骤S103：去除所述伪栅极，所述保护层避免在去除所述伪栅极的过程中在所述接触孔刻蚀阻挡层的上方形成凹陷。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：步骤S1021：刻蚀所述接触孔刻蚀阻挡层未被所述层间介电层覆盖的部分，在所述接触孔刻蚀阻挡层上形成凹槽；步骤S1022：在所述半导体衬底上形成一层保护材料薄膜，对所述保护材料薄膜进行CMP以在所述凹槽内形成保护层。3.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述接触孔刻蚀阻挡层上形成凹槽的方法为干法刻蚀或湿法刻蚀。4.如权利要求2所述的半导体器件的制造方法，其特征在于，所述凹槽的深度为3nm～30nm。5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述保护层的材料为氧化...

【专利技术属性】
技术研发人员：韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31