本发明公开了一种高压半导体结构及其操作方法。高压半导体结构包括一衬底、一第一P型掺杂区、一第二P型掺杂区、一第三P型掺杂区、一第一N型掺杂区及一第二N型掺杂区。第一P型掺杂区、第一N型掺杂区、第三P型掺杂区、第二N型掺杂区及第二P型掺杂...

本发明是有关于一种记忆体及诱发热载子注入与非门串列的选取记忆胞的方法。该记忆体，包含多个记忆胞串联安排于一半导体主体中，例如与非门串列中，具有多条字元线。一所选取记忆胞藉由热载子注入进行编程。此编程操作是基于控制介于此与非门串列中所选取...

本发明公开了一种存储器存取方法及应用该方法的闪存，用以针对存储器阵列进行存取。存储器阵列中的多个存储单元排列为多个存储单元串，其受控于列选择(String Select)信号。存储器存取方法包括下列步骤。在设定期间中，找出选择存储单元串...

本发明公开了一种存储器装置及其制造方法，该存储器装置包括一衬底以及一在衬底上的存储器阵列。存储器阵列包括多个存储单元，这些存储单元包括多个在一封装材料层中的受应力的相变材料。存储单元可包括存储单元结构，例如蕈状(mushroom-typ...

本发明是有关于一种静电放电保护元件，其包括具有第一P型井区、N型井区与N型深井区的P型基底、多个第二P型井区、多个第一P+型掺杂区以及多个第一N+型掺杂区。这些第二P型井区配置于N型深井区内。这些第一P+型掺杂区与这些第一P+型掺杂区交...

本发明公开了一种集成电路装置及于该集成电路装置建立电导体的方法。该集成电路装置包括：由多个接点层所构成的一叠层，且每一接点层均包括一导电层及一绝缘层；环绕一电导体的一介电质衬，位于该叠层的通过部分该叠层的一开口中，且该电导体透过该介电质...

本发明公开了一种半导体装置的数据元件及其制造方法。该方法包括下列步骤：提供一第一导体；形成一介电层于该第一导体上；图案化该介电层以形成一贯穿孔；填充一导电层于该贯穿孔，且暴露该导电层的上表面；通过一等离子体氧化工艺将暴露的该导电层形成为...

本发明公开了一种存储器装置及其制造方法，其中一种供适合低成本、高良率制造的三维存储器装置用的垂直互连结构，供三维存储器阵列用的传导线，以及供用来将阵列耦接至译码电路等的垂直连接器用的接触焊垫，是被形成以作为相同图案化的材料阶层的部分。通...

本发明公开了一种时钟集成电路，例如是集成电路的时钟电路的延迟电路，其可以在承受温度变动下操作。此电路具有与温度相关的电流产生器，其具有例如是在一特定电流值时具有一可调整的温度系数范围的可调整的温度系数。此外，此集成电路的时钟电路在具有控...

本发明是有关于一种记忆体结构及其制造方法。该记忆体结构，包括记忆胞，且记忆胞包括第一介电层、栅极、半导体层、第一掺杂区、第二掺杂区及电荷储存层。第一介电层设置于基底上。栅极包括基部及突出部。基部设置于第一介电层上。突出部设置于基部上，且...

本发明公开了一种半导体结构及其形成方法。半导体结构包括第一掺杂区与半导体区；第一掺杂区具有第一导电型；半导体区位于第一掺杂区中；源极电极与漏极电极被分别电性连接至第一掺杂区位于半导体区的相对侧边上的部分。

本发明是有关于一种记忆体及其制作方法。该制作方法是先在基底上形成多条在第一方向延伸的堆叠结构。每一堆叠结构包括多个第一绝缘层与多个第二绝缘层。这些第一绝缘层堆叠于基底上，且第二绝缘层分别位于相邻的第一绝缘层之间。然后在每一堆叠结构中形成...

本发明是有关于一种非挥发性记忆体及其制造方法。该非挥发性记忆体的制造方法是先在基底上形成具有突起部的第一氧化物层。然后，在突起部二侧的基底中形成一对掺杂区。接着，在突起部的侧壁上形成一对电荷储存间隙壁。而后，在第一氧化物层与电荷储存间隙...

本发明是有关于一种具有侧面保护的半导体晶圆制造方法及系统。该系统，其包含一电源，可与一半导体晶圆连接，该晶圆具有相对的主要前表面及后表面，并由一侧边连接在一起，该晶圆可以进行包括电镀一嵌镶层于该晶圆上的前段工艺。此系统也包含一高分子层涂...

本发明公开了一种金属氧化物半导体元件及其制造方法，其中半导体元件包括额外的注入区，这些注入区位于元件的源极与漏极区中，用以改进元件特定导通电阻(Ron-sp)与崩溃电压(BVD)的特性。元件包括栅极电极，栅极电极形成于通道区之上，在元件...

本发明公开了一种用于序列周边接口增强读取效能的系统，该系统包含：一输出入区块，用以接收一操作命令、第一地址、以及一第一效能增强指示；以及一逻辑电路，用以根据该第一效能增强指示，判定是否要进行一第一增强读取操作；并使该系统在进行该第一增强...

本发明是有关于一种静电放电保护装置，电性连接在焊垫与内部电路之间，并包括电容、第一电阻、压降元件以及NMOS晶体管。电容的第一端电性连接焊垫。第一电阻的第一端电性连接电容的第二端，第一电阻的第二端电性连接至接地端。NMOS晶体管与压降元...

本发明公开了一种半导体装置及其制造方法。半导体装置包括第一掺杂区、第二掺杂区、介电结构与栅极结构。第一掺杂区具有第一导电型。第二掺杂区具有相反于第一导电型的第二导电型并邻近第一掺杂区。介电结构包括互相分开的第一介电部分与第二介电部分。介...

本发明公开了一种半导体结构及其制造方法。半导体结构包括第一掺杂区、第二掺杂区、第三掺杂区与电阻。第一掺杂区具有第一导电型。第二掺杂区具有相反于第一导电型的第二导电型。第三掺杂区具有第一导电型。第一掺杂区与第三掺杂区是通过第二掺杂区互相分...

本发明公开了一种存储器编程方法及应用其的闪存装置。其中，存储器编程方法，应用于包括第一及第二存储器层面(Plane)的闪存，包括下列步骤：接收包括编程逻辑地址的编程指令；建立第一逻辑至实体(Logic-to-Physical，L2P)对...