本发明公开了一种半导体结构及其制造方法与操作方法。半导体结构包括第一阱区、第二阱区、第一掺杂区、第二掺杂区、阳极与阴极。第二阱区邻近第一阱区。第一掺杂区位于第二阱区上。第二掺杂区位于第一阱区上。阳极耦接至第一掺杂区与第二阱区。阴极耦接至...

一种利用准确地确认倾斜晶片的情况以改善晶片产率的方法。该方法包括在机器信号之间所定义的间隔中提供询问信号，这些询问信号与温度信息相关，该温度信息表示一热板的一温度，该热板具有放置于其上的一物品；接收该温度信息；以及基于该温度信息与用于一...

本发明公开了一种用于检测存储阵列的制造上的缺陷的方法，包括利用检测电路以提供一选择电压，选择电压作为存储阵列的位线的漏极偏压以进行读取操作，存储阵列设置以利用第一电压作为漏极偏压，且选择电压高于第一电压，并且，判断是否存在一漏电流响应于...

本发明公开了一种抑制快闪存储器响应外部命令时漏电的方法与装置。该快闪存储装置包括：一存储阵列包括多个存储区块；一命令接口以接收来自该存储装置外部来源的一命令；一控制器，包括执行漏电流抑制程序的逻辑以响应该命令，该漏电流抑制程序包括：执行...

本发明是有关于一种非挥发性记忆胞及其制造方法。该非挥发性记忆胞包括：基底、穿隧介电层、浮置栅极、隔离结构、栅间介电层、控制栅极以及第一掺杂区与第二掺杂区。基底具有多个沟渠。穿隧介电层配置于基底上。浮置栅极配置于穿隧介电层上。隔离结构位于...

本发明公开了一种改良位线电容单一性的3D阵列存储器装置，该装置具有多个平面位置；多条位线结构，具有多个平面位置的多个序列，每个序列描绘了一位线结构将该多个平面位置耦接至位线的顺序特征；每条位线被耦接于至少两相异的平面位置，使得能于两个以...

本发明公开了一种半导体装置。该半导体装置包括一源极区域、一漏极区域与一漂移区域，漂移区域位于源极区域与漏极区域之间。分离栅极设置于漂移区域的一部分之上，且分离栅极位于源极区域与漏极区域之间。分离栅极包括一第一栅极电极与一第二栅极电极，第...

本发明公开了高电压静电放电(ESD)防护用的自我检测装置及其制造方法。ESD防护装置可包含一衬底、一N型阱区及一P型阱区。N型阱区配置对应于衬底的一第一部分并具有两个配置于其的一表面的N+区段。P型阱区配置成接近衬底的一第二部分并具有一...

本发明公开了一种集成电路存储装置及其取代及制造方法。此集成电路存储装置包含一集成电路衬底、多个应用存储单元于该集成电路衬底上、多个装置识别非易失存储单元于该集成电路衬底上、多个装置识别选择非易失存储单元于该集成电路衬底上以及控制电路。本...

本发明是有关于一种快闪记忆体装置与其程序化方法。该快闪记忆体装置，包括记忆体阵列、列解码器、以及M个页面缓冲器，M为正整数。其中，记忆体阵列包括多个记忆胞，并电性连接多条字元线与多条位元线。列解码器在一致能期间驱动这些字元线中的一特定字...

本发明提供一种具有例如温度、接地电压或是电源电压变动承受能力的集成电路时钟电路。一个改良的时钟集成电路可以在不同的实施例中解决温度、接地电压或是电源电压变动的一种或多种变动。

本发明提供一种具有例如温度、接地电压或是电源电压变动承受能力的集成电路时钟电路。一个改良的时钟集成电路可以在不同的实施例中解决温度、接地电压或是电源电压变动的一种或多种变动。

本发明公开一种存储装置、其制造方法与操作方法。存储装置包括基底、堆叠结构、沟道元件、介电元件、源极元件与位线。堆叠结构配置于基底上。堆叠结构各包括串列选择线、字线、接地选择线与绝缘线。串列选择线、字线与接地选择线通过绝缘线互相分开。沟道...

本发明公开了一种高压晶体管的制造方法。高压晶体管的制造方法包括以下步骤。提供一衬底。提供一P型外延层(P-type?epitaxial?layer，P-epilayer)于该衬底上。形成一N型阱(N-Well)于P型外延层内。形成一P型...

本发明公开一种半导体结构及其制造方法。半导体结构包括基底、第一堆叠结构、第二堆叠结构、介电元件与导电线。第一堆叠结构与第二堆叠结构配置于基底上。第一堆叠结构与第二堆叠结构的各个包括交错堆叠的导电条纹与绝缘条纹。导电条纹通过绝缘条纹分开。...

本发明公开一种快闪存储器结构及其制造与操作方法。该快闪存储器结构包括多个存储单元平面成三维排列，每一存储单元平面包括多条字线和多个电荷捕捉复合层交错排列，使相邻的两字线以设置其中之一电荷捕捉复合层相互隔开；多个位线组和多个源极线组交错排...

本发明公开了一种用于具叠层接触层的IC装置的减少数量的掩模组合及方法。一种三维叠层IC装置，于一互连区域具有多个接触层的一叠层。根据本发明的一些范例，仅需要Y个掩模，以提供至2的Y次方个接触层的一降落区域的存取。根据一些范例，对于每个的...

本发明公开一种半导体结构及其制造方法。该制造方法包括以下步骤。在基底上形成第一含硅导电材料。在第一含硅导电材料上形成第二含硅导电材料。第一含硅导电材料与第二含硅导电材料具有不同的掺杂质条件。热氧化第一含硅导电材料与第二含硅导电材料，以使...

本发明公开了一种用来制造伞状相变化存储器的方法，在一衬底上制造一底电极材料柱，而该衬底包含一导电接点阵列与存取电路电性连接。沉积一电极材料层并与该导电接点阵列可靠的电性连结。刻蚀电极材料以在对应的导电接点上形成一电极材料柱图案。接着，在...

本发明公开了一种四元素镓碲锑为基的相变化材料及存储装置，一种包括四元素MA(GaxTeySbz)B的相变化材料，且其中M包括IV?A元素的碳、硅、锗、锡、铅，V?A元素的氮、磷、砷、锑、铋或VI?A元素的氧、硫、硒、碲、钋，具有A值使得...