本发明公开了半导体存储装置及其测试及控制方法，包含一可变电压输入至一存储器单元控制栅。到控制栅的电压可从供正常的存储器单元操作(例如读取操作)用的电压电平改变至用以侦测存储器装置的缺陷的电压电平。在测试期间，被施加至控制栅的电压电平低于...

本发明公开了一种存储器装置的编程方法，存储器装置包含多个位，每个位具有多个编程状态，于其中每个编程状态具有一对应的编程确认(PV)电平。此方法包括：施加一第一顺序的编程击发以利用具有对应于被编程的各个编程状态的一最大值的一偏压来编程存储...

本发明提出一种存储装置。该装置包括可编程阻抗存储单元，包括电性预应力目标存储单元，该预应力目标存储单元具有一较低电压过渡门限、一较短延时设定间隔与一较长复位状态保持特性的其中之一，偏压电路是包括在装置上并经配置以控制该预应力操作，且以施...

本发明公开了一种高电压半导体元件，用于高电压应用，包括一掺杂源基极区、一N+源极区、一P+源极区和一栅极结构。此掺杂源基极区为P型。此N+源极区向下延伸入此掺杂源基极区。此P+源极区邻近此N+源极区并向下延伸入此掺杂源基极区，且相较于此...

本发明是有关于一种制造一半导体结构的方法及一种垂直通道记忆结构。该方法包含准备一垂直通道记忆结构以填充一定义于其间的实体隔离沟渠，该实体隔离沟渠是定义于相邻的主动结构之间且在一第一方向上延伸，该主动结构也定义位于邻接该主动结构相对于该实...

本发明公开一种半导体结构及其制造方法。该半导体结构包括一半导体基底、一隔离层、一第一金属层与一第二金属层。半导体基底包括一基底上表面与一半导体元件。半导体元件在基底上表面下。隔离层具有相对的一第一侧边与一第二侧边。第一金属层设置于基底上...

本发明是有关于一种半导体沟渠与双沟渠的制造方法及用以隔离元件的结构，上述用以隔离元件的结构配置于具有周边区及阵列区的基底中。上述用以隔离元件的结构包括第一隔离结构及第二隔离结构。第一隔离结构具有至少三阶的剖面且位于周边区的基底中。第二隔...

本发明公开了一种集成电路高电压切换装置及其切换方法。该装置包括多个区块的与非门存储单元及高电压切换开关。此高电压切换开关与一译码器输出和与非门存储单元的区块耦接。该高电压切换开关具有正电压及负电压的一输出电压范围。

本发明是有关于一种非挥发性记忆体及其制造方法与记忆胞的操作方法。该非挥发性记忆体包括基底、第一与第二掺杂区、电荷捕捉结构、第一与第二栅极、栅间绝缘层。第一与第二掺杂区配置于基底中并沿第一方向延伸，且彼此交替排列。电荷捕捉结构配置于基底上...

本发明是有关于一种半导体集成电路装置及制造方法与半导体记忆装置的布局。以允许对后段工艺中所形成的不同结构的微缩能力进行改善，这些结构包括接触窗及金属内连线结构。其完成结构包含一半导体基板、一埋藏扩散区域在该半导体基板之上及至少一硅化物薄...

本发明是有关于一种浅沟渠隔离结构的制造方法及沟填方法。该浅沟渠隔离结构的制造方法包括下列步骤：首先，提供基底，基底上具有罩幕层，且在基底与罩幕层中具有沟渠。接着，在基底上形成第一介电层，第一介电层填满部分沟渠且覆盖沟渠侧壁，而在位于沟渠...

本发明公开一种半导体结构及其制造方法。该半导体结构包括一半导体基底、一隔离层、一第一金属层与一第二金属层。半导体基底包括一基底上表面与一半导体元件。半导体元件在基底上表面下。隔离层具有相对的一第一侧边与一第二侧边。第一金属层设置于基底上...

本发明是有关于一种非挥发性记忆体及其制造方法。此非挥发性记忆体包括基底、栅极结构、第一掺杂区、第二掺杂区以及一对隔离结构。栅极结构配置于基底上。栅极结构包括电荷储存结构、栅极以及间隙壁。电荷储存结构配置于基底上。栅极配置于电荷储存结构上...

本发明是有关于一种半导体蚀刻方法，可以在上层幕罩层的微影工艺完成后，在后续的蚀刻工艺中再次调整所欲蚀刻材料的最终临界尺寸。其中该幕罩层包含一硬式幕罩材料且具有至少一突出特征其具有一初始宽度。该方法包含导入包含碳和氟的一第一等离子体于一反...

本发明公开了一种具有耦合逻辑区块的可配置交互连结的可编程逻辑装置，其中可配置交互连结具有带有可变尺寸的非晶区域的相变元件以决定相变元件是开路或者短路，此将编程路径绝缘于逻辑路径。

本发明公开了一种具有备援行来取代存储装置中瑕疵的存储器装置及其修复方法。该存储装置包含一存储单元阵列及控制电路。该第一备援行修复该阵列中的第一多个瑕疵，该第一多个瑕疵包括一第一瑕疵及一第二瑕疵于该多个主要行中的不同主要行。然而，由此第一...

本发明公开了一种半导体装置中控制输出电压斜度的电压驱动电路，包含一电流偏压产生单元以及一电压驱动单元。该电流偏压产生单元接收一模式信号并产生一模式选择信号及一模式选择电流。该电压驱动单元与该电流偏压产生单元耦接，该电压驱动单元接收该模式...

本发明是有关于一种记忆体及与非门快闪记忆体的低电压程序化方法，该记忆体，包含多个记忆胞串联安排于一半导体主体中，例如与非门串列中，具有多条字元线。一所选取记忆胞藉由热载子注入进行程序化。此程序化操作是基于控制介于此与非门串列中所选取记忆...

本发明公开了一种可编程存储装置和制作可编程存储阵列的方法。该可编程存储阵列中，相变存储单元是在存取装置处与在位线与字线的交点处自对准。该制作可编程存储阵列的方法中，使用线掩模以定义位线和另一线掩模以定义字线，前段工艺(FEOL)存储单元...

本发明公开了一种存储器及使用该存储器的方法，该存储器是与非门存储器，包括一控制电路施加一读取偏压配置至该多条字线以通过测量流经介于该串联的存储单元的该第一端与该第二端之间的电流而读取储存于该多个存储单元中的一选取数据值，其中该读取偏压配...