本发明公开了低成本可微缩的三维存储器及其制造方法。此处所描述的一种集成电路装置，包含三维存储器，其包括多个自动对准的字线叠层，与多个自动对准的位线叠层正交且交错；以及数据储存结构，位于介于该多个自动对准的字线叠层与该多个自动对准的位线叠...

本发明公开了一种三维存储器装置。该三维存储器装置包括多个脊形的存储器单元的叠层。字线排列在存储器单元的叠层的上方。位线结构耦合至沿着存储器的叠层的多重位置。源极线结构耦合至沿着叠层的每个半导体材料条状物的多重位置。位线结构及源极线结构位...

本发明公开了一种三维叠层集成电路装置及其制造方法。一种方法，用于三维叠层集成电路装置，用以提供电性连接至互连区域的接触层的叠层处。各接触层包括导电层及绝缘层。移除任何上层的一部分以暴露出第一接触层并产生用于各接触层的接触开口。N个刻蚀掩...

本发明公开了一种三维存储装置。该三维存储装置包括多个导电材料的脊形叠层被绝缘材料隔离，设置为比特(bit)线可耦合译码电路至感应放大器。二极管在串的一公共源极选择端被连接至比特线。导电材料的条纹具有侧表面在脊形叠层的侧面上。多个字线正交...

本发明公开了一种集成电路图案包含一组材料线，其具有X与Y方向部分。X与Y方向部分具有第一与第二间距，第二间距较大，例如是第一间距的至少3倍大。X方向部分彼此平行，而Y方向部分彼此平行。Y方向部分的末端区域包含主线部分与偏置部分。偏置部分...

本发明公开了一种形成PCRAM自对准位线方法及自对准深刻蚀方法。其中，形成与相变材料对齐的位线的方法，包括于下电极的部分形成牺牲材料的基座以及形成相邻于牺牲材料的至少一介电材料，其中至少一介电材料具有一上表面，其实质地与牺牲材料基座的上...

本发明公开了是有关于以包括硫族化物材料的相变材料为基础的用于存储器装置的制造方法，以及使用于这类装置的用于形成掺杂硫族化物材料的方法。溅射靶材具有硅或另一半导体，或以硅为基础或其它以半导体为基础的添加物的相变材料层，使用包括硅或其它半导...

本发明涉及存储器元件的增进擦除并且避免过度擦除的方法，且此方法可以避免存储器元件发生过度擦除的问题。此方法包括多数个步骤，且在进行程序化/擦除周期前，可先进行这些步骤，以对存储器元件进行预调适。此方法包括进行一个穿隧程序的步骤，以在进行...

本发明公开了一种存储器装置和操作这些存储器装置的方法。本发明能够有效地使阵列中的存储器元件编程，同时也避免了施加不必要的高电压脉冲。此处所述的编程，包括施加较低的电压脉冲，来通过金属氧化物存储器元件，以建立所需的电阻状态，只有当施加较低...

本发明公开了一种半导体结构及其制造方法与操作方法。半导体结构包括衬底、第一叠层结构、介电元件、导电线、第一导电岛与一第二导电岛。第一叠层结构形成于衬底上。第一叠层结构包括交错叠层的第一导电条纹与第一绝缘条纹。第一导电条纹是通过第一绝缘条...

本发明公开了一种集成电路存储器，包括一组线，每一条线具有在一第一区中平行X方向线部分物以及在一第二区中平行Y方向线部分物。第二区和第一区是互相分隔开的。X方向线部分物的长度实质上长于Y方向线部分物的长度。X方向和Y方向线部分物各自具有第...

本发明公开了一种三维堆栈式存储器结构的制造方法，包括：结合一第一单晶半导体本体至一第一绝缘材料层的一表面，且于平行于该第一绝缘材料层的该表面的平面上，分离该第一单晶半导体本体，留下一第一单晶半导体材料层结合于该第一绝缘材料层上；形成一第...

本发明公开了一种集成电路装置，该装置包含：一存储阵列；以及偏压电路，其通过施加不同的偏压条件至选取位线来补偿该存储阵列中各存储单元的存储状态相对应阈值电压的变动。此处也描述在一三维阵列中连接存储单元不同阶层间的例如是主位线的存取线的技术...

本发明公开一种三维存储器结构，包括多个堆叠层和多个存储单元。堆叠层在基板上相互平行并以三维排列方式设置，且该多个堆叠层包括多个堆叠记忆层。存储单元包括用以储存数据的第一组存储单元(例如有m个存储单元)和用以储存错误自动检查与更正位的第二...

本发明公开了一种增加位密度的存储单元的与非门(NAND)串，具有分离字线(栅极)的叠层件。其变化可以增加一顶部辅助栅极至NAND串、一底部辅助栅极至NAND串、或同时增加一顶部辅助栅极和一底部辅助栅极至NAND串。本发明存储器装置可以有...

本发明公开了一种掩模制具表产生方法，该掩模制具表产生方法包括：产生元件服务需求表，并经由网络接口输出至客户端计算机；经由网络接口接收元件服务需求数据，元件服务需求数据是客户端计算机响应于元件服务需求表所产生；以及根据元件服务需求数据产生...

本发明公开了一种金属氧化半导体元件及其形成方法，该金属氧化半导体元件是一种金属氧化半导体晶体管，特别是关于低导通电阻降低表面电场横向扩散金属氧化半导体晶体管。低导通电阻降低表面电场横向扩散金属氧化半导体晶体管包括一漂移区域、二隔离区域、...

本发明是有关于一种快闪记忆体的操作方法，在所述操作方法中，多个储存位元中的一个储存位元具有数目为2n的程序位准时，将该储存位元四周相邻的储存位元设为具有数目为2n-1的程序位准；同样地，多个储存位元中的另一个储存位元具有数目为2n-1的...

本发明公开了一种具有分离栅极和超级连接结构的半导体元件。该半导体元件包括一源极区域、一漏极区域与一漂移区域。漂移区域介于源极区域与漏极区域之间。一分离栅极设置于漂移区域的一部份的上方处，且介于源极区域与漏极区域之间。分离栅极包括第一与第...

本发明公开了一种包括减少穿通泄漏的非挥发性存储器单元的集成电路，每一存储器单元具有漏极、源极、通道、以及上覆于电荷储存材料及通道的控制栅极。第一存储器单元的源极耦接至第二存储器单元的漏极。将一电压施加于第一存储器单元的漏极，且将第二存储...