本发明公开了一种热协助介电电荷捕捉闪存。其中，存储器装置包含一介电电荷捕捉结构存储单元的阵列，此介电电荷捕捉结构存储单元包含字线和位线。控制电路被耦合至此阵列安排用以控制读取、编程及擦除操作。一控制器安排有支持电路，热退火此阵列中的存储...

本发明是关于一种用于检测全芯片布局中的旁瓣的方法，全芯片布局具有设计于光罩上的主要图案。此方法包括以多边形、圆形或环形来围绕主要图案。执行光刻规则检验且使用多边形、圆形或环形来找出旁瓣的发生区域。较佳以误差旗标来标记旁瓣的位置。

本发明公开了一种半导体结构及其操作方法。半导体结构包括衬底、第一掺杂区、第二掺杂区、第三掺杂区、第一沟道结构与第二栅结构；第一掺杂区位于衬底中；第一掺杂区具有第一导电型；第二掺杂区位于第一掺杂区中；第二掺杂区具有相反于第一导电型的第二导...

本发明公开了一种内嵌肖特基二极管的双载子接面晶体管半导体结构。第三阱形成于第一阱与第二阱之间。第一掺杂区与第二掺杂区形成于第三阱的一表面中。第三掺杂区形成于第一掺杂区与第二掺杂区之间，第三掺杂区电性连接至第一掺杂区与第二掺杂区。第四掺杂...

本发明公开了一种检测方法及检测装置。该检测方法用以检测一圆盘，包括：由多个区域提供多个测量位置组，该多个区域是通过根据一半径平方参数及一圆心角参数分割对应于该圆盘的一坐标平面而形成；利用抽出不放回的方式，由该多个测量位置组中取出多个测量...

本发明公开了具有二极管在存储串列中的三维阵列存储器架构。本发明所描述的不同的实施例中是解决在例如是三维垂直栅极闪存与多阶存储单元存储器的不同存储器架构中源极端感测所遭遇的许多困难。一个困难例如是，源极端感测到的信号大小是远小于漏极端感测...

本发明公开了一种存储器阵列装置，该存储器阵列装置包含一存储器阵列、一第一电路、以及一第二电路。该第一电路电连接于该存储器阵列，用以使该存储器阵列操作于一第一模式。该第二电路电连接于该存储器阵列，用以使该存储器阵列操作于一第二模式。

本发明公开了一种具有二阶段位线预充电的存储装置、针对存储装置中数据线的偏压电路及感测存储装置中数据的方法。其中，存储装置包含具有多个行和列的存储单元阵列。多条数据线与该阵列的行耦接，及多条字线与该阵列的列耦接。制压电路，与该多条数据线中...

本发明公开了一种基于没有隔离装置的存储单元的集成电路存储器。该存储单元被动地耦接至位线及字线。该存储单元包含串连的一反熔丝元件及一相变材料元件。穿过反熔丝层的一破裂细丝针对该相变元件作为一电极。控制电路是配置以施加偏压配置以用于该存储单...

本发明是有关于一种静电放电保护装置，电性连接一焊垫，并包括K个PNP晶体管与防护电路，其中K为正整数。第1个PNP晶体管的射极电性连接焊垫，第i个PNP晶体管的基极电性连接第(i+1)个PNP晶体管的射极，且所述K个PNP晶体管的集极电...

本发明是有关于一种记忆体的程序化方法及记忆体阵列中记忆胞的程序化方法。该记忆体具有第一记忆胞，其具有第一S/D区并与第二记忆胞共用第二S/D区。第二记忆胞具有与第二S/D区相对的第三S/D区。在程序化第一记忆胞时，施加第一电压到第一记忆...

本发明公开了一种半导体结构及其制造方法与操作方法。该半导体结构包括第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区与介电结构。第二掺杂区与第三掺杂区形成掺杂编码层。掺杂编码层位于第一掺杂区与第四掺杂区中。介电结构位于第一掺杂区上。掺杂编码...

本发明公开了一种半导体结构及其制造方法。该半导体结构包括一第一掺杂阱、一第一掺杂电极、一第二掺杂电极、多个掺杂条纹与一掺杂顶区。掺杂条纹位于第一掺杂电极与第二掺杂电极之间的第一掺杂阱上。掺杂条纹互相分开。掺杂顶区位于掺杂条纹上，并延伸于...

本发明公开了一种集成电路存储器装置及其制造方法，适用于低成本的工艺，该装置包括一存储器电路以及一外围电路。装置的存储器电路以及外围电路是实现于叠层结构的不同层。存储器电路层以及外围电路层包括互补的互连表面，通过存储器电路以及外围电路彼此...

本发明是有关于一种记忆体，是一种包括与非门记忆胞串列的与非门记忆装置，其中每一个记忆胞包括一电荷捕捉结构形成于一淡掺杂基板区域之上。此与非门记忆胞的一选取记忆胞可以藉由施加一相对低的程序化电压与先前所施加的设定电压搭配而加以程序化，此设...

一种薄膜板相变随机存取存储器电路及其制造方法。所述存储器电路包含存取电路，位于该存取电路上方的电极，位于该电极层之上的相变化存储桥阵列，以及位于该相变化存储桥阵列之上的多个位元线。该电极层包含电极对。电极对包含具有一上端的第一电极，具有...

本发明公开了一种以相变存储材料为基础的高密度存储装置及其制造方法。该存储装置包括一电极阵列，该电极阵列包括电极材料的薄膜板，多层带材，包括一存储材料层以及一顶部电极层，是经排列作为在该电极阵列中的各栏上的位线，该多层带材具有一主要本体以...

本发明公开了一种半导体装置及其制造方法。半导体装置包括衬底、第一半导体元件与第二半导体元件。第一半导体元件是存储器。第二半导体元件包括金属氧化物半导体、电容或电阻。第一半导体元件与第二半导体元件是形成在单一衬底上。本发明的半导体装置的制...

本发明公开了一种可改善电学性能的超高电压N型金属氧化物半导体(UHV?NMOS)元件及其制造方法。UHV?NMOS元件包括一P型衬底；一第一高压N型阱区域，设置于衬底的一部分；一源极和基体P型阱，设置于邻近第一高压N型阱区域的一侧，且源...

本发明是有关于一种半导体元件及其制造方法。该半导体元件，包括具有第一导电型的第一掺杂区、具有第二导电型的第二掺杂区、栅极以及介电层。第一掺杂区位于基底中，且第一掺杂区中具有沟渠。第二掺杂区位于沟渠底部，第一掺杂区被分隔，形成分离的两个源...