具有二阶段位线预充电的存储装置、偏压电路及感测方法制造方法及图纸

本发明专利技术公开了一种具有二阶段位线预充电的存储装置、针对存储装置中数据线的偏压电路及感测存储装置中数据的方法。其中，存储装置包含具有多个行和列的存储单元阵列。多条数据线与该阵列的行耦接，及多条字线与该阵列的列耦接。制压电路，与该多条数据线中的各自数据线耦接，且适合防止在该各自数据线上的感测节点超过一目标值。一偏压电路，与多条位线上的制压晶体管耦接，且安排成在包括至少两阶段的一预充电区间内施加偏压电压以防止超过在位线上的一目标值。

【技术实现步骤摘要】

本专利技术是关于集成电路
，尤其涉及一种具有二阶段位线预充电的存储装置、针对存储装置中数据线的偏压电路及感测存储装置中数据的方法。
技术介绍
集成电路存储装置不断地变得更小及更快。存储装置尺寸及速度的一个限制条件是在阵列中准备感测数据所使用的位线预充电及偏压电路。为了这些目的所使用的典型结构可参见张等人专利技术标题为"MEMORY CELL SENSE AMPLIFIER"的美国专利第6219290号；Ordonez 等人标题为"FAST SENSE AMPLIFIER FOR NONVOLATILE MEMORY"的美国专利第6498751 号；及 Rai 等人标题为"SENSE AMPLIFIER WITH IMPR0CED SENSITIVITY"的美国专利第6392447号。 而先前的由朱等人专利技术标题为"MEMORY ARRAY WITH LOW POWER BIT LINEPRECHARGE"的美国专利第7082061号，在此引为参考数据，是讨论先前的偏压结构。如美国专利第7082061号中所解释的，一个使用于传统存储装置中的基本偏压电路包括一制压晶体管及一负载本文档来自技高网...

【技术保护点】
一种存储装置，包含：一存储单元阵列，包括多个行及列；多条数据线与该阵列的行耦接；多条字线与该阵列的列耦接；预充电电路，于一预充电区间中将该多条数据线的一条数据线预充电，该预充电区间具有一第一阶段及一第二阶段；制压电路，与该多条数据线中的该条数据线耦接；一偏压电路，其提供一偏压电压以在该预充电区间中的该第一阶段使用一第一电压电平开启该制压电路，且在该预充电区间中的该第二阶段使用一第二电压电平开启该制压电路，其中该第二电压电平大于该第一电压电平；以及感测放大器，与该条数据线耦接。

【技术特征摘要】

【专利技术属性】
技术研发人员：林永丰，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：