本发明专利技术公开了一种高压晶体管的制造方法。高压晶体管的制造方法包括以下步骤。提供一衬底。提供一P型外延层(P-type?epitaxial?layer，P-epilayer)于该衬底上。形成一N型阱(N-Well)于P型外延层内。形成一P型阱(P-Well)于P型外延层内。形成多个场氧化层(FOX?layer)于P型外延层之上。形成一栅极氧化层(GOX?layer)于此些场氧化层之间。注入P型杂质(P-type?implant)于P型阱中或注入N型杂质(N-type?implant)于N型阱中，以调整高压晶体管的电性功能。
【技术实现步骤摘要】
本专利技术是有关于ー种晶体管的制造方法，且特别是有关于ー种。
技术介绍
随着半导体科技的发展，发展出ー种高压晶体管。高压晶体管是在基板上形成掺 杂离子的深阱，晶体管则设置于此深阱内，以创造出较高的參考耐压(又称为崩溃电压或击穿电压)。在许多应用上，设计者必须透过各种エ艺手段来増加高压晶体管的參考耐压。然而，要増加高压晶体管的參考耐压是一件相当不容易的事情。往往在各种因素下，高压晶体管的衬底电流(Isub)及特定导通电阻(Ronsp)无法获得稳定的結果。此外，高压晶体管亦经常遭遇到克尔克效应(Kirk’ s effect)的问题。克尔克效应是指将晶体管的漏极电流加以递增时，遮断频率将会递减。其由于注入多量的载子，漏极、源极接合的空乏层宽度将变狭，而产生虚假的源极宽度増大。上述的各种现象为目前高压晶体管技术上遭遇到的重大瓶颈，因此如何研发出新技术来改善上述各种现象，实为目前半导体业界研究发展的一重要目标。
技术实现思路
本专利技术是有关于ー种，其透过注入P型杂质(P-typeimplant)于P型讲(P-Well)或注入N型杂质(N-type implant)于N型讲(N-Well)的步骤的设计，使得注入结果可以保持稳定。进ー步可改善衬底电流(Isub)及特定导通电阻(Ronsp)的不稳定现象,并改善了克尔克效应(Kirk’ s effect)。此外,更透过共享掩模的设计，大幅减少了制造成本。根据本专利技术的一方面，提出一种。包括以下步骤。提供ー衬底。提供一 P型外延层(P-type epitaxiallayer,P-epi layer)于该衬底上。形成一 N型阱于P型外延层内。形成一 P型阱于P型外延层内。形成多个场氧化层(Field oxide layer,FOX layer)于P型外延层之上。形成ー栅极氧化层(Gateoxide layer,GOX layer)于此些场氧化层之间。注入P型杂质于P型讲中，以调整高压晶体管的电性功能。根据本专利技术的另一方面，提出一种。包括以下步骤。提供一村底。提供一 P型外延层(P^pi layer)于衬底上。形成一 N型阱于P型外延层内。形成一 P型阱于P型外延层内。形成多个场氧化层(FOX layer)于P型外延层之上。形成ー栅极氧化层(GOX layer)于此些场氧化层之间。注入N型杂质(N-type implant)于N型讲中，以调整高压晶体管的电性功能。为让本专利技术的上述内容能更明显易懂，下文特举各种实施例，并配合所附图式，作详细说明如下附图说明图IA 图IB绘示第一实施例的N型的流程图。图2A 图2C绘示图IA 图IB的各个步骤的示意图。图3绘示第一实施例的N型高压晶体管的特定导通电阻(Ronsp)曲线图。图4A 图4B绘示第二实施例的P型的流程图。 图5A 图5C绘示图4A 图4B的各个步骤的示意图。图6绘示第二实施例的P型高压晶体管的特定导通电阻曲线图。主要元件符号说明SlOl S114、S201 S214 :流程步骤100P、200P :高压晶体管110、210:衬底120N、220N N 型埋藏层(NBL)130P、230P :P 型底层(P-CO layer)140P、240P P 型外延层(P-epi layer)150N、250N N 型阱(N-Well)150P、250P P 型阱(P-Well)160F、260F :场氧化层(FOX layer)160G、260G :栅极氧化层(GOX layer)160P、260P :P 型场层(P-field layer)170P、270P :P 型杂质(P-type implant)181N :第一 N 型惨杂区(N+region)182N :第二 N 型掺杂区(N+region)181P :第一 P 型惨杂区(P+region)190D、290D :漏极电极(Drain electrode)190G、290G :栅极电极(Gate electrode)190S、290S :源极电极(Source electrode)283N :第三 N 型掺杂区(N+region)282P :第二 P 型掺杂区(P+region)283P :第三 P 型掺杂区(P+region)NEW1、NEW2、0LD1、0LD2 :特定导通电阻(Ronsp)曲线具体实施例方式本专利技术的实施例将被说明并显示于附图中，其实例应被解释成配合某些实施例调整，而在关于每个实例的其它实施例中并非是如此。在某些实施样态中，在附图中与说明书中所使用的类似或相同的參考数字标号表示相同、类似或相似的元件及/或元件，而依据其它实施例的相同的用法应不是如此。依据某些实施例，方向用语(例如，上、下、左、右、上升、下降、在上方、在上面、在下方、在下面、在后面与在前面)的使用应被照字面解释，而于其它实施例的相同用法应不是如此。本专利技术可能配合各种集成电路制造及其它技术来实现，而为了需要提供对本专利技术的理解，于此只有包含部份的エ艺步骤。本专利技术一般具有在半导体装置与エ艺的领域的适用性。然而，为了说明的目的，下述说明是关于。此外，实施例仅用以作为范例说明，并不会限缩本专利技术欲保护的范围。再者，实施例中的图式是省略不必要的元件，以清楚显示本专利技术的技术特点。以下实施例透过注入P型杂质(P-type implant)于P型讲(P_well)或注入N型杂质(N-type implant)于N型讲(Niell)的步骤的设计,使得注入结果可以保持稳定。进ー步可改善衬底电流(Isub)及特定导通电阻(Ronsp)的不稳定现象,并改善了克尔克效应(Kirk’s effect) 0此外，更透过共享掩模的设计，大幅减少了制造成本。其中，第一实施例是以N型高压晶体管采用注入P型杂质于P型阱的设计为例作说明；第二实施例则以P型高压晶体管采用注入P型杂质于P型阱的设计为例作说明。然而，第一实施例及第ニ实施例亦可改采用注入N型杂质于N型阱的设计。第一实施例请參照图IA 图IB及图2A 图2C，图IA 图IB绘示第一实施例的N型高压晶体管IOON的制造方法的流程图，图2A 图2C绘示图IA 图IB的各个步骤的示意图。首先，在步骤SlOl中，如图2A所示，提供ー衬底110，衬底110例如是(但不局限干)P型衬底。接着，在步骤S102中，如图2A所示，形成一 N型埋藏层(N-buriedlayer，NBL) 120N于衬底110的表面。N型埋藏层120N设置的位置视下述步骤所欲形成的P型阱150P而定，一般而言，N型埋藏层120N设置的范围将会超过P型阱150P预设的位置的范围。N型埋藏层120N可以提供P型讲150P与下述的P型外延层(P-type epitaxial layer, P_epilayer) 140P之间具有良好的绝缘特性。在一实施例中，形成N型埋藏层120N的步骤亦可省略，或以其它エ艺取代。然后，在步骤S103中，如图2A所示，形成一 P型底层(P-CO layer) 130P于衬底110的表面及N型埋藏层(NBL) 120N之上。在一实施例中，形成P型底层130P的步骤亦可省略，或以其它エ艺取代。接着，在步骤S104中，如图2A所示,提供一 P型外延层(P_epilayer) 14本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种高压晶体管的制造方法，包括 提供一衬底； 提供一P 型外延层(P-type epitaxial layer, P_epi layer)于该衬底上； 形成一 N型阱(N-Well)于该P型外延层内； 形成一 P型阱(P-Well)于该P型外延层内； 形成多个场氧化层(Field oxide layer, FOX layer)于该P型外延层之上； 形成ー栅极氧化层(Gate oxide layer, GOX layer)于该多个场氧化层之间； 注入P型杂质(P-type implant)于该P型阱中，以调整该高压晶体管的电性功能。2.根据权利要求I所述的高压晶体管的制造方法，其中该注入P型杂质于该P型阱的步骤是执行于形成该多个场氧化层的步骤之后。3.根据权利要求I所述的高压晶体管的制造方法，其中该注入P型杂质于该P型阱的步骤是执行于形成该栅极氧化层的步骤之后。4.根据权利要求I所述的高压晶体管的制造方法，其中注入P型杂质于该P型阱的步骤与形成该P型阱的步骤采用同一掩模。5.根据权利要求I所述的高压晶体管的制造方法，在提供该P型外延层的步骤之前，该制造方法更包括 形成一 N型埋藏层(N-buried layer, NBL)于该衬底的表面,该N型埋藏层位于该P型阱预设的位置。6.根据权利要求5所述的高压晶体管的制造方法，其中在形成该N型埋藏层的步骤之后，该制造方...
【专利技术属性】
技术研发人员：金宥宪，徐志嘉，黄胤富，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。