【技术实现步骤摘要】
本专利技术涉及具有由薄膜晶体管(后文中称为TFT)组成的电路的,例如涉及配备以液晶显示屏或具有有机发光元件的发光显示设备为代表的电光设备作为组件的电子设备。要注意,说明书中的半导体设备指的是一般可通过利用半导体特性来作用的设备,且电光设备、半导体电路和电子设备都是半导体设备。
技术介绍
近年来,通过使用带有绝缘表面的衬底上形成的半导体薄膜(在厚度上大约几到几百纳米)来制造薄膜晶体管(TFT)的技术引起了注意。薄膜晶体管广泛地应用于诸如IC和电光设备的电子设备设备,尤其作为图像显示设备的开关元件迅速发展。具体地,积极地开发了其中为按矩阵排列的每一显示像素提供TFT的开关元件的有源矩阵显示设备(诸如液晶显示设备或发光显示设备)。在有源矩阵显示设备中,推进了扩充像素部分中的有效屏幕区的发展。为了使得有效屏幕区更大,确实有必要使得由排列在像素部分中的TFT(像素TFT)所占据的面积尽可能地小。此外,为了降低制造成本,也推进了在带有像素部分的同一衬底上形成驱动电路的发展。最重要的,使用多晶硅薄膜的TFT比使用非晶态硅薄膜的TFT具有更高的场效应迁移率,从而能以更高的速度操作。在安装在显示设备上的模块中,在一个衬底上形成为每一功能块显示图像的像素部分以及用于控制该像素部分的驱动电路,诸如移位寄存器电路、电平移动器电路、缓冲电路和采样电路,它们在众多情况中是CMOS电路。当在同一衬底上形成驱动电路和像素部分时,由除像素部分以外的区域占据的面积被称为边框部分,当与由TAB方法安装驱动电路相比时,该面积往往更大。为了使得边框部分的面积更小,也确实有必要减少构成驱动电路的 ...
【技术保护点】
【技术特征摘要】
2005.05.20 JP 2005-148836;2005.05.23 JP 2005-150271.一种用于制造半导体器件的方法,包含以下步骤 在半导体层上形成绝缘膜; 在所述绝缘膜上形成第一导电膜; 在所述第一导电膜上形成第二导电膜; 在所述第二导电膜上形成包含端部分和中央部分的抗蚀图案,从截面上看所述中央部分比所述抗蚀图案的其它部分厚; 蚀刻所述第二导电膜和所述第一导电膜,以便从所述第一导电膜形成第一导电图案以及从所述第二导电膜形成多个第二导电图案,所述第二导电图案彼此分离地位于所述第一导电图案上;以及 通过掺杂一种导电性的杂质元素在所述半导体层中形成多个沟道形成区、多个第一杂质区、多个第二杂质区和多个第三杂质区, 其中所述第一杂质区的每一个位于所述第一导电图案外部,所述第二杂质区的每一个与所述第一导电图案重叠,而所述第三杂质区的每一个位于两个所述沟道形成区之间,以及 其中所述第二导电图案的数目和沟道形成区的数目相同,并且所述数目至少为3。2.如权利要求I所述的用于制造半导体器件的方法,其特征在于,所述第一导电图案的宽度宽于所述第二导电图案的宽度总和。3.如权利要求I所述的用于制造半导体器件的方法,其特征在于,所述抗蚀图案是通过使用含有衍射光栅图案的光掩膜来形成的。4.如权利要求I所述的用于制造半导体器件的方法,其特征在于,所述抗蚀图案是通过使用含有半透明膜的光掩膜来形成的。5.如权利要求I所述的用于制造半导体器件的方法,其特征在于,所述抗蚀图案是通过使用含有衍射光栅图案的标线来形成的。6.如权利要求I所述的用于制造半导体器件的方法,其特征在于,所述抗蚀图案是通过使用含有半透明膜的标线来形成的。7.如权利要求I所述的用于制造半导体器件的方法,其特征在于,所述第一导电图案和第二导电图案用作栅电极。8.如权利要求I所述的用于制造半导体器件的方法,其特征在于,每个所述第一杂质区中的所述杂质元素的浓度高于每个所述第二杂质区中的所述杂质元素的浓度。9.如权利要求I所述的用于制造半导体器件的方法,其特征在于,所述第一杂质区是源区和漏区。10.如权利要求I所述的用于制造半导体器件的方法,其特征在于,所述半导体层包括单晶半导体膜、多晶半导体膜或微晶半导体膜中的一个。11.如权利要求I所述的用于制造半导体器件的方法,其特征在于,所述半导体层是选自单晶硅衬底、GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底或ZnSe衬底的半导体衬底的一部分。12.一种用于制造半导体器件的方法,包含以下步骤 在半导体层上形成绝缘膜; 在所述绝缘膜上形成第一导电膜;在所述第一导电膜上形成第二导电膜; 在所述第二导电膜上形成包含端部分和中央部分的抗蚀图案,从截面上看所述中央部分比所述抗蚀图案的其它部分厚; 蚀刻所述第二导电膜和所述第一导电膜,以便从所述第一导电膜形成第一导电图案以及从所述第二导电膜形成多个第二导电图案,所述第二导电图案彼此分离地位于所述第一导电图案上; 通过掺杂一种导电性的杂质元素在所述半导体层中形成多个沟道形成区、多个第一杂质区、多个第二杂质区和多个第三杂质区; 在所述第一导电图案和所述多个第二导电图案上形成第三绝缘膜; 形成经所述第三绝缘膜各自电连接至所述第一杂质区的源极和漏极;以及 形成连接至所述源极和漏极中一个的像素电极, 其中所述第一杂质区的每一个位于所述第一导电图案外部,所述第二杂质区的每一个与所述第一导电图案重叠,而所述第三杂质区的每一个位于两个所述沟道形成区之间,以及 其中所述第二导电图案的数目和沟道形成区的数目相同,并且所述数目至少为3。13.如权利要求12所述的用于制造半导体器件的方法,其特征在于,所述第一导电图案的宽度宽于所述第二导电图...
【专利技术属性】
技术研发人员:大沼英人,永井雅晴,纳光明,坂仓真之,小森茂树,山崎舜平,
申请(专利权)人:株式会社半导体能源研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。