本发明专利技术公开了一种用来制造伞状相变化存储器的方法，在一衬底上制造一底电极材料柱，而该衬底包含一导电接点阵列与存取电路电性连接。沉积一电极材料层并与该导电接点阵列可靠的电性连结。刻蚀电极材料以在对应的导电接点上形成一电极材料柱图案。接着，在该图案上沉积一介电材料以及平面化，以提供一电极表面并裸露出该电极柱的顶表面。接着沉积一可编程电阻材料，例如：硫属化物或其它相变化材料，之后再沉积一顶电极材料层。本发明专利技术是描述一种底表面大于顶表面的电极柱的装置。
【技术实现步骤摘要】
本专利技术关于以相变化存储材料为基础的高密度存储装置，包含以硫属化物为基础的材料及其它材料，以及特别是针对用来制造具有柱状底电极相变化存储元件的方法。
技术介绍
相变化为基础存储材料已经广泛运用于非易失随机存取存储单元中。相变化材料，诸如硫属化物材料等，可利用集成电路施加适当的电流以在结晶态与非晶态之间转换相态。大致为非晶态者较大致为结晶态者具有较高的电阻率，由此即可感知数据。非晶态转换至结晶态的过程，通常采用较低的操作电压，其电流需足以将相变化材料的温度提升至相变化温度与熔点之间。由结晶态转换为非晶态的过程，则通常需要较高的操作电压；此后称此过程为『复位』(reset)。因为此一过程需要一短时间且高密度的电流脉冲，以熔化或破坏结晶结构，随后快速冷却相变化材料，经淬火处理，将至少一部分的相变化结构稳定为非晶态。此一过程，藉复位电流将相变化材料由结晶态转变为非晶态， 而吾人希望尽量降低复位电流的强度。欲降低复位电流的强度，可降低存储单元中主动区域的大小。降低主动区域大小的技术，包含降低电极与相变化材料的接触区域面积，因此可在主动区域中获得较高的电流密度，而以较小的电流绝对值通过相变化材料元件。在集成电路结构中制作小孔洞(pores)，为此项技术发展方向之一；同时，亦采用少量的可编程电阻材料填充该小孔洞。显示小孔洞发展的专利包含0VShinSky，“Multibit Single Cell Memory Element HavingTapered Contact，，，U. S. Pat, No. 5，687，112,专利发证日期 1997 年 11 月 11 日；Zahorik et al. ,"Method of Making Chalcogenide MemoryDevice”，U. S. Pat. No. 5，789，277，专利发证日期 1998 年 8 月 4 日；Doanet al.， “Controllable Ovonic Phase-Change Semiconductor Memory Deviceand Methods of Gabracting the Same，” U. S，Pat. No. 6，150，253，专利发证日期 2000 年 11 月 21 日。另一种发展中的存储单元结构，亦称为伞状结构，其是因为其典型结构中底部电极上的主动区域的形状而得名。该种结构是形成小电极区域，使之与较大区域的相变化材料接触，同时通常利用较大的电极与相变化材料的另一面接触。电流由小接触区域流向大接触区域者，可用做存储单元的读取、设定、与复位操作。小电极区域可将电流密度集中于接触点上，因此相变化材料中的主动区域可限制在接近于接触点的小区域中。举例而言， 参见 Ann et al. , "Highly reliable 50nmcontact cell technology for 256Mb PRAM，，， VLSI Technology 2005 Digestof Technical Papers，第 98 99 页，2005 年 6 月 4 日； Denison，国际公开号 W02004/055916 A2 "Phase Change Memory and MethodTherefore”， 公开日期2004年7月1日；以及Song et al.，美国专利申请公开号US 2005/0263829 Al, "Semiconductor Devices Having PhaseChange Memory Cells, Electronic Systems Employing the Same andMethods of Fabricating the Same，，,公开日其月 2005 年 12 月 1 曰。用以制造非常微小底电极的一先前技术，如Ahn et al.所发表的论文所述，称为介层孔中栓塞工艺，并且包括形成一介电填充层于存储单元的存取电路之上、在介电填充层中刻蚀介层孔以形成一开口而制造接触接触至此电路、以及沉积电极材料于此介层孔中。所生成的结构接着被平面化以将介层孔中的电极材料外露。接着沉积相变化材料并图案化，以接触至电极。虽然此介层孔中栓塞工艺技术适用于形成非常微小的底电极结构，但此技术也被证实有可靠性以及良率的问题。举例而言，如Ahn et al.所言，研究证实此方法难以在非常微小的介层孔与其底部以下的存取电路之间，形成可靠的电性连接。此缺憾造成存储单元阵列中的某些存储单元永久地与存取电路之间形成断路。此外，Ahn et al.亦提到在介层孔中栓塞工艺中，难以确保在针对存储单元阵列进行平面化工艺后，栓塞电极所外露的顶端面积为均勻的。由于底电极的上表面积会影响在相变化材料中的电流密度，并且是此类型相变化存储单元的临界尺寸之一，故接点区域的变化会导致在单一阵列中各存储单元产生剧烈的操作变化。此问题亦会因欲成功地填充该介层孔技术时又更行恶化，包含薄膜沉积及该薄膜的非等向刻蚀以形成该介层孔的侧壁子。在形成侧壁子工艺的本质上，趋于使该介层孔顶部边缘圆滑，且使栓塞电极材料进入介层孔内，以产生具有扩张剖面的顶端。由于在忍受程度范围内，要对整个阵列一致地平面化所得的结构，又要避开掉此扩张顶端是具有相当的困难程度，回蚀并无法对所有的存储单元完全地移除该扩张顶端，以及会导致该底电极栓塞的该扩张顶表面尺寸上有极大的变异性。在形成介层孔中栓塞电极时会产生另一个问题，其原因在于难以均勻地填充介层孔。尤其，因为在微小介层孔中的薄膜沉积动力学特性，使得所生成的栓塞可能包括一空洞，因为在还没有完全填满之前介层孔的顶端就已经封闭了。将此结构平面化之后可能会将空洞暴露出来，因而在电极栓塞的上表面生成一个介层孔。后续在电极上形成相变化材料层的时候，这些介层孔可能会造成问题。因此，需要一种存储单元的制造方法与结构，对于该底电极临界尺寸以及该底电极集成电路连结上具有较佳的控制，使用可靠且可重复的工艺技术制造高密度集成电路存储装置。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种用来制造具有一底电极材料柱的伞状相变化存储器的方法，并提供较佳的临界尺寸一致性及介层孔中栓塞工艺上的电性连接。 基本上制造一集成电路存储装置包含在本专利技术中所描述的多个存储单元，提供一包含供该多个存储单元用的存取电路的一衬底，该衬底具有一导电接点阵列的一接点表面，且该导电接点阵列连接至该存取电路。在该接点表面上沉积一底电极材料层，使其与该导电接点阵列可靠地电性连接。移除该底电极材料层中的电极材料的一部分，以形成一电极柱图案并对应于导电接点阵列中的导电接点。在代表性的工艺中，电极柱可为直径约小于50纳米的圆柱。接着，沉积一介电材料在该电极柱图案以及接点表面上方以提供一介电填充层。平面化该介电填充层及电极柱图案，以提供在电极柱图案中裸露的电极柱顶表面的一电极表面，使得该层包含该介电质细胞及该电极柱图案在该阵列中具有实质均勻的厚度。在一代表性的工艺中，此层厚度包含该介电填充层及该电极柱图案可小于约120纳米，该层顶部裸露的电极柱顶表面系实质地均勻且小于约2000nm2。接着，沉积一可编程电阻材料层，例如一硫属化物或其它相变化材料，然后在沉积一本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：龙翔澜，陈介方，陈逸舟，陈士弘，蓝中弘，乔瑟夫，艾瑞克安德鲁，史克鲁特，亚历桑德罗加布里尔，马修J·布雷杜斯克，柏尔，杰弗里威廉，汉普D·汤玛斯，菲利普，骞鲍里斯，
申请(专利权)人：旺宏电子股份有限公司，国际商用机器公司，奇梦达股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。