存储阵列局部位线缺陷的检测方法技术

本发明专利技术公开了一种用于检测存储阵列的制造上的缺陷的方法，包括利用检测电路以提供一选择电压，选择电压作为存储阵列的位线的漏极偏压以进行读取操作，存储阵列设置以利用第一电压作为漏极偏压，且选择电压高于第一电压，并且，判断是否存在一漏电流响应于选择电压作为漏极偏压，此漏电流的存在表示存储阵列的位线以及存储阵列的另一元件之间的制造缺陷。此外，也提供一相对应于此检测方法的检测装置。

【技术实现步骤摘要】

本专利技术的实施例是有关于一种半导体装置的制造，且特别是有关于一种检测半导体装置的制造缺陷的方法，制造缺陷例如是在存储阵列的半导体装置中的局部位线(localbit-line)的缺陷。
技术介绍
自计算机出现以来，电子装置的制造上即稳定地朝向尺寸缩小以及功能增强的趋势迈进，电子装置例如计算器装置、通信装置及存储器装置。当维持或者提升电子装置的功能时，为了要减少这些电子装置的尺寸，在电子装置内的元件的尺寸也必须缩小。由于电子装置内的许多元件是由半导体材料所制成，在某些情况下，必须通过半导体衬底的结构来提供这些半导体材料。半导体衬底可以用来制造集成电路(Integrated Circuits, ICs),集成电路具有理想的性能以及尺寸特性而可以作为特定的元件。 由于现代的集成电路的工艺可以做到极小的尺度，因此，任何集成电路上的缺陷都将对元件的性能有很大的影响。若缺陷的性质或尺寸足够损害半导体电路或降低这些电路的操作特性，将使得其所对应的半导体装置的性能降低。在制造过程中的数个步骤中的任何一个步骤，都有可能产生缺陷，这些缺陷可能造成短路、断路或其它使得半导体装置无法正常操作的异常。缺陷所造成的影响通常与缺陷的性质(例如是缺陷的尺寸或位置)有直接的关系。一般来说，必须在将这些元件供应给消费者的前辨识出这些缺陷，以便更换或修复具有缺陷的元件。目前已发展出许多检测缺陷的步骤及方法，试图在各种不同的工艺阶段中找到缺陷。然而，现今所使用的检测方法常被认为过于复杂且/或耗费成本。因此，提供一个改良的检测方法是必要的。
技术实现思路
本专利技术的实施例提供一种检测方法，用于检测半导体装置内的制造缺陷，其中，制造缺陷例如是局部位线的缺陷，半导体装置例如是存储阵列。检测方法可以包括利用一检测电路可以应用于存储阵列，以选择性地提供一较高的电压，此较高的电压高于一般的读取电压，使得一特定大小的缺陷上可侦测的漏电流被诱导产生。因此，可以相对快速且节省成本地侦测到制造缺陷。根据本专利技术的一实施例，提出一种在存储阵列检测缺陷的方法。此方法可以包括，利用检测电路以提供一选择电压，以选择电压作为存储阵列的位线的漏极偏压。其中存储阵列是设置以利用一第一电压作为漏极偏压以进行读取操作，且选择电压高于第一电压。判断是否侦测到一漏电流响应于选择电压作为漏极偏压，此漏电流的存在表示存储阵列的位线与存储阵列的另一元件之间有制造缺陷。在本专利技术的另一实施例中，提供一检测装置，用于检测一存储阵列的缺陷。检测装置可以包括半导体装置及检测电路。半导体装置可以包括一存储阵列，存储阵列是设置以利用一第一电压作为漏极偏压以进行读取操作。检测电路可以设置以连接至存储阵列，检测电路提供一选择电压作为存储器装置的位线的漏极偏压。选择电压可以高于第一电压。检测电路可以判断是否侦测到漏电流的存在，漏电流响应于选择电压作为漏极偏压，且此漏电流表示存储阵列的位线与存储阵列的另一元件之间有制造缺陷。可以理解到前面的概述与之后的详细说明，仅为本专利技术的实施例的说明，而并非用于限定本专利技术的范围。为了对本专利技术的上述及其它方面有更清楚的了解，下文特举优选实施例，并配合所附附图，作详细说明如下附图说明本专利技术将以通用的词汇并配合附图作说明，本专利技术的附图并非以实际的尺度绘示，其中 图I绘示一 NOR型闪存装置(NOR flash memory device)的实施例的方块图；图2绘示当执行正常用户功能时，可以应用于如图I所示的装置的操作条件的图表;图3绘示如图I的NOR型闪存装置的存储阵列的一实施例的示意图；图4绘示如图I的存储阵列中，某些结构元件的较详细的示意图；图5绘示根据本专利技术一实施例的存储阵列中，可能位于位线之间的工艺缺陷的示意图；图6绘示根据本专利技术一实施例中，应用一检测方法的存储阵列方块图，此检测方法包括一检测电路；图7绘示根据本专利技术一实施例中，执行正常用户功能及/或执行一缺陷检测时，可以应用于如图6所示的装置的操作条件的图表；图8绘示根据本专利技术一实施例中，在检测操作时施加一较高电位的漏极偏压的实施方式示意图，其中，检测操作相似于读取操作，差别在于检测操作是使用大于I伏特(V)的偏压；图9绘示根据本专利技术一实施例中，在正常及检测条件下施加电压于图8的装置的各个位置的电位关系图表。图10绘示根据本专利技术一实施例，检测制造缺陷的实施例的示意图；图11绘示根据本专利技术一实施例中,所侦测到的位电流(cell current)相对于不同的位线电压的字线电压(word-line voltage)值(例如是2V对IV)的曲线图；图12绘示根据本专利技术一实施例中，一种检测存储阵列的制造缺陷的检测程序的方法示意图。主要元件符号说明10 :存储阵列16 :源极线18:阱20 :字线译码器22 :位线译码器24 :传递栅极32 :感测放大器34 :程序数据高压驱动器36 :程序数据锁存器38 :写入驱动器40:控制电路50 :制造缺陷52:漏电流路径 100:检测电路110:外部电压源120:内部电压源200 :运作模式具体实施例方式本专利技术的一些实施例将配合附图，作较详细说明于下，其中，将只就部分实施例作说明，而不会就全部的实施例作说明。实际上，本专利技术的各个实施例可能以不同的形式实现，因此，不应将在此所述的实施例用于限制本专利技术。相反地，提供这些实施例，是用于满足所适用的法定要求。如前所述，许多存储器装置(例如是反或(NOR)及反且(NAND)闪存)，具有空间上紧密地设置的元件。举例来说，许多存储器装置可兼容金属相关工艺中，位线之间彼此紧密地设置。这些装置也可以应用相对较高的电压操作于存储单元。任何位于闪存阵列的位线内的工艺缺陷，都可能造成存储器装置不符合产品说明书的内容。因此，存储器装置的制造商通常会通过高电压(High Voltage, HV)途径的写入(或编程)驱动器，提供高电压至一组位线(例如是第偶数条的位线)，以及提供一较低的电压至另一组位线(例如是第奇数条的位线)，以检测可能潜在的缺陷。然而，如前面所叙述，此种检测方法通常需要较复杂的位线(或行(column))译码器、逻辑控制电路、外部检测资源，及/或多个预先周期检测软件(pre-cycle test applications),以侦测缺陷。因此,此种检测方式可能会相当昂贵。在本专利技术的某些实施例中，可以使用一种方式判断半导体元件内的制造缺陷，半导体元件例如是存储阵列，制造缺陷例如是局部位线缺陷，此种方式可以避免前面所叙述的缺点。举例来说，本专利技术的某些实施例可以提供一较高电位的漏极(位线)偏压，此较高电位的偏压是相对于生产流程中的正常读取操作而言。通过感测放大器电路(senseamplifier circuitry),较高电位的漏极偏压可以判断不同的位线之间是否存在有漏电流路径。因此，举例来说，可以检测出位线与位线间的缺陷，因而可降低甚至排除工艺初期的失败率。本专利技术的一些实施例，也可以检测到不同位线之间潜在的金属相关的缺陷，因而，制造商可以在出货前或是在包含较少电路的时候，即丢弃或修复有缺陷的装置。因此，本专利技术的一些实施例相比于传统的预先周期检测，实际上可以提供有效且更有效率的检测方法。图I绘示NOR型闪存装置的一实施例的方块图。图2绘示当执行正常用户功能本文档来自技高网...

【技术保护点】
一种检测一存储阵列中制造缺陷的方法，其特征在于，包括：利用一检测电路以提供一选择电压，该选择电压作为该存储阵列的一位线的一漏极偏压，该存储阵列利用一第一电压作为该漏极偏压以进行一读取操作，该选择电压高于该第一电压；以及判断是否存在一漏电流，以响应于该选择电压作为该漏极偏压，该漏电流的存在表示该存储阵列的该位线与另一元件间具有一制造缺陷。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄胤津，黄楚邦，张逸凡，刘正淇，杨长展，李敏光，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：