半导体结构及其制造方法技术

本发明专利技术公开了一种半导体结构及其制造方法。半导体结构包括第一掺杂区、第二掺杂区、第三掺杂区与电阻。第一掺杂区具有第一导电型。第二掺杂区具有相反于第一导电型的第二导电型。第三掺杂区具有第一导电型。第一掺杂区与第三掺杂区是通过第二掺杂区互相分开。电阻耦接于第二掺杂区与第三掺杂区之间。阳极被耦接至第一掺杂区。阴极被耦接至第三掺杂区。

【技术实现步骤摘要】

本专利技术是有关于，特别是有关于静电放电防护电路。
技术介绍
静电放电(ESD)是不同物体与静电电荷累积之间静电电荷转移的现象。ESD发生的时间非常的短暂，只在几个纳米秒的程度之内。ESD事件中产生非常高的电流，且电流值通常是几安培。因此，一旦ESD产生的电流流过半导体集成电路，半导体集成电路通常会被损坏。故当半导体集成电路中产生高压(HV)静电电荷时，电源线之间的ESD防护装置必须提供放电路径以避免半导体集成电路受到损坏
技术实现思路
本专利技术是有关于。半导体结构的操作效能佳，且制造成本低。依照本专利技术的一个实施例，提供了一种半导体结构，该半导体结构包括第一掺杂区、第二掺杂区、第三掺杂区与电阻；第一掺杂区具有第一导电型；第二掺杂区具有相反于第一导电型的第二导电型；第三掺杂区具有第一导电型；第一掺杂区与第三掺杂区是通过第二掺杂区互相分开；电阻耦接于第二掺杂区与第三掺杂区之间；阳极被耦接至第一掺杂区；阴极被耦接至第三掺杂区。依照本专利技术的一个实施例，提供了一种半导体结构的制造方法，该方法包括以下步骤于衬底中形成第一掺杂区；第一掺杂区具有第一导电型；于衬底中形成第二掺杂区；第二掺杂本文档来自技高网...

【技术保护点】
一种半导体结构，包括：一第一掺杂区，具有一第一导电型；一第二掺杂区，具有相反于该第一导电型的一第二导电型；一第三掺杂区，具有该第一导电型，其中该第一掺杂区与该第三掺杂区是通过该第二掺杂区互相分开；以及一电阻，耦接于该第二掺杂区与该第三掺杂区之间，其中一阳极被耦接至该第一掺杂区，一阴极被耦接至该第三掺杂区。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈信良，陈永初，吴锡垣，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：