本发明专利技术实施例公开了一种阵列基板及其制造方法、显示装置，涉及液晶显示领域，能够有效减少TFT阵列基板制造过程中的静电击穿现象。本发明专利技术实施例的阵列基板，包括：公共电极总线和多条相互平行的公共电极线，其特征在于，所述公共电极总线包括多个间隔的栅极金属段和多个间隔的源漏极金属段，且所述源漏极金属段对应于所述栅极金属段之间的空缺位置，所述栅极金属段与所述源漏极金属段之间通过第一绝缘层隔开，对应相邻的所述栅极金属段和所述源漏极金属段之间通过过孔电连接。
【技术实现步骤摘要】
本专利技术涉及液晶显示领域，尤其涉及一种阵列基板及其制造方法、显示装置。
技术介绍
随着电子技术的不断发展，液晶显示器已广泛的应用于各个显示领域。薄膜晶体管(Thin Film Transistor, TFT)阵列基板是液晶显示器的重要组成部分。如图I所示， TFT阵列基板的公共电极通常分为两部分，位于有效显示(Active Area,AA)区(图中虚线框部分)内的呈网络矩阵的公共电极线,位于AA区外的公共电极总线，而公共电极总线通常为连续的大面积金属11，并与AA区内的公共电极线相连。由于大面积金属11形成的公共电极部分是TFT阵列基板的制造过程中静电击穿的常见发生源，并且随着玻璃基板尺寸的增大，AA区外金属11的面积也在增大，也就更容易积累电荷，造成静电击穿。为了防止静电击穿现象的发生，现有技术在公共电极的线路设计中会加入短路线 12，如图I所示，但这种设计只能在回路形成后的产生静电防护作用，即只能在液晶显示装置的使用过程中发挥静电防护的作用，仍然没有解决TFT阵列基板制造过程中静电击穿的问题。
技术实现思路
本专利技术的实施例所要解决的技术问题在于提供一种阵列基板及其制造方法、显示装置，能够有效减少TFT阵列基板制造过程中的静电击穿现象。本申请的一方面，提供一种阵列基板，包括公共电极总线和多条相互平行的公共电极线，所述公共电极总线包括多个间隔的栅极金属段和多个间隔的源漏极金属段，且所述源漏极金属段对应于所述栅极金属段之间的空缺位置，所述栅极金属段与所述源漏极金属段之间通过第一绝缘层隔开，对应相邻的所述栅极金属段和所述源漏极金属段之间通过过孔电连接。所述源漏极金属段上覆盖有第二绝缘层，所述过孔包括第一连接孔和第二连接孔，所述第一连接孔穿过所述第二绝缘层与所述源漏极金属段相接，所述第二连接孔依次穿过所述第二绝缘层和所述第一绝缘层与所述栅极金属段相接。所述过孔中填充有导电材料，所述导电材料为形成像素电极层时沉积至所述过孔中的像素电极材料，所述第一连接孔与第二连接孔通过所述像素电极材料相连接。所述过孔位于所述第一绝缘层中，所述过孔的上端与所述源漏极金属段相接，下端与所述栅极金属段相接。所述过孔中填充有导电材料，所述导电材料为形成源漏极金属层时沉积至所述过孔中的源漏极金属。所述栅极金属段和所述源漏极金属段的长度相同。本申请的另一方面，提供一种显示装置，包括以上所述的阵列基板。本申请的再一方面，提供一种阵列基板的制造方法，包括3形成栅极金属层，通过构图工艺形成栅电极的图形以及多个间隔的栅极金属段；形成第一绝缘层；形成源漏极金属层，通过构图工艺形成源电极和漏电极的图形以及多个间隔的源漏极金属段，所述源漏极金属段对应于所述栅极金属段之间的空缺位置；形成第二绝缘层；通过构图工艺在所述第一绝缘层和所述第二绝缘层中形成过孔；形成像素电极层，通过构图工艺形成像素电极，并使像素电极材料沉积至所述过孔中以使对应相邻的所述栅极金属段和所述源漏极金属段电连接。本申请的再一方面，提供一种阵列基板的制造方法，包括形成栅极金属层，通过构图工艺形成栅电极的图形以及多个间隔的栅极金属段；形成第一绝缘层，通过构图工艺在所述第一绝缘层中形成过孔；·形成源漏极金属层，通过构图工艺形成源电极和漏电极的图形以及多个间隔的源漏极金属段，并使源漏极金属沉积至所述过孔中以使对应相邻的所述栅极金属段和所述源漏极金属段电连接，所述源漏极金属段对应于所述栅极金属段之间的空缺位置。本专利技术实施例的阵列基板及其制造方法、显示装置，通过将公共电极总线设计为双金属层结构，即包括栅极金属段与源漏极金属段，并且将两层金属段设计为交错分段的形式，再通过过孔将两层金属段电连接。这样，在TFT阵列基板的制造过程中就可以避免形成大面积金属，而是形成了多个面积较小的金属段，降低了 AA区外的公共电极总线的积累电荷能力，从而在不增加公共电极电阻的同时，有效减少TFT阵列基板制造过程中的静电击穿现象。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为现有的阵列基板的结构示意图2为本专利技术实施例的阵列基板的示意图3为本专利技术实施例的阵列基板的结构示意图之一；图4为本专利技术实施例的阵列基板的结构示意图之二 ；图5为本专利技术实施例的阵列基板的制作方法的流程示意图之一；图6a至图6h为本专利技术实施例的阵列基板逐步形成示意图之一；图7为本专利技术实施例的阵列基板的制作方法的流程示意图之二 ；图8a至图8g为本专利技术实施例的阵列基板逐步形成示意图之二。具体实施方式本专利技术实施例提供一种阵列基板及其制造方法、显示装置，能够有效减少TFT阵列基板制造过程中的静电击穿现象。以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透切理解本专利技术。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本专利技术。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本专利技术的描述。实施例一本实施例提供一种阵列基板，如图2和图3所示，包括公共电极总线2和多条相互平行的公共电极线I，其中，公共电极总线2位于有效显示区外部，公共电极线I位于有效显示区的内部，多条相互平行的公共电极线I以并联的方式连接在一起。本实施例的公共电极总线2包括多个间隔的栅极金属段21和多个间隔的源漏极金属段22，且所述源漏极金属段22对应于所述栅极金属段21之间的空缺位置，所述栅极金属段21与所述源漏极金属段 22之间通过第一绝缘层3隔开，作为本专利技术的一种实施方式，该第一绝缘层3可以是栅极绝缘层。优选的，所述栅极金属段21和所述源漏极金属段22的长度相同。对应相邻的所述栅极金属段21和所述源漏极金属段22之间通过过孔20电连接。本专利技术实施例的公共电极，通过将公共电极总线2设计为双金属层结构，即栅极金属段21与源漏极金属段22，且该两层金属段交错分段，再通过过孔20将两层金属段电连接。这样，在TFT阵列基板的制造过程中就可以避免形成大面积金 属，而是形成了多个面积较小的金属段，降低了有效显示区外的公共电极总线2的积累电荷能力，从而在不增加公共电极电阻的同时，有效减少TFT 阵列基板制造过程中的静电击穿现象。作为本专利技术的一种实施方式，如图3所示，所述源漏极金属段22上覆盖有第二绝缘层4，具体的，该第二绝缘层4可以是源漏极绝缘层。所述过孔20包括第一连接孔201和第二连接孔202，所述第一连接孔201穿过所述第二绝缘层4与所述源漏极金属段22相接， 第二连接孔202依次穿过所述第二绝缘层4和所述第一绝缘层3与所述栅极金属段21相接。第一连接孔201与第二连接孔202的交接部可以设置在第二绝缘层4的内部，也可以位于第二绝缘层4的上方，也可以部分位于第二绝缘层4的内部另一部分位于第二绝缘层 4的上方。以连通第一连接孔201与第二连接孔202。且该过孔20在制作过程中是与源漏电极一起形成的，不需要增加额外的步骤，只需要修改掩膜版等工具的图形即可。进一步的，过孔20中填充有导电材料，所述本文档来自技高网...
【技术保护点】
一种阵列基板，包括公共电极总线和多条相互平行的公共电极线，其特征在于，所述公共电极总线包括多个间隔的栅极金属段和多个间隔的源漏极金属段，且所述源漏极金属段对应于所述栅极金属段之间的空缺位置，所述栅极金属段与所述源漏极金属段之间通过第一绝缘层隔开，对应相邻的所述栅极金属段和所述源漏极金属段之间通过过孔电连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：崔晓鹏，于海峰，陈曦，封宾，林鸿涛，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。