【技术实现步骤摘要】
本专利技术涉及集成电路领域，特别是涉及一种具有对芯片内部低噪声干扰的静电放电防护电路。
技术介绍
现行的半导体芯片的输入/输出端口以及电源端口处均会设置静电放电(ESD)保护电路，以防护半导体芯片免于外界静电所产生的高电压破坏。一个常见的ESD防护电路及其邦定(Bonding)线有效电路如图I所示，其中，左半部分为ESD防护电路，右半部分是芯片内部的焊盘(PAD)通过Bonding线连接到封装引脚(PIN脚)的等效电路图。该ESD防护电路由二极管连接的PMOS管Pl和NMOS管NI串接而成，PMOS管Pl的源端(source)、栅端(gate)与体端(body)连接在VDDA焊盘,封装时,该VDDA焊盘通过Bonding线连接VDD引脚，NMOS管NI的源端、栅端与体端连接在GNDA焊盘，封装时，该GNDA焊盘通过Bonding线连接GND引脚，PMOS管Pl的漏端(drain)与NMOS管NI的漏端相连，并连接输入/输出(In/Out)焊盘(PAD)封装时,该In/Out焊盘通过Bonding线连接1/0引脚。由于该ESD防护电路与芯片的主电路共用高电平VDD...
【技术保护点】
一种具有对芯片内部低噪声干扰的静电放电防护电路，其特征在于，所述具有对芯片内部低噪声干扰的静电放电防护电路设置在芯片中，所述芯片还包括：主电路及连接所述主电路的第一电源端及第一接地端；所述静电放电防护电路至少包括：连接所述主电路的静电放电防护电路单元；连接所述静电放电防护电路单元的第二电源端及第二接地端；多条邦定线，分别将所述第一电源端连接至第一电源引脚、第一接地端连接至第一接地引脚、所述第二电源端连接至第二电源引脚、第二接地端连接至第二接地引脚。
【技术特征摘要】
【专利技术属性】
技术研发人员：王倩，陈后鹏，许伟义，蔡道林，金荣，宋志棠，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。