一种用于ESD保护的低压触发SCR器件制造技术

本发明专利技术公开了一种用于ESD保护的低压触发SCR器件。本发明专利技术创造采用第一PMOS和第二PMOS分别进行衬底触发和栅触发，从而降低SCR器件的触发电压。ESD脉冲信号施加在Anode和Cathode之间，第一PMOS和第二PMOS首先被触发导通，第一PMOS开通之后，给Nwell施加一触发电流，第二PMOS开通之后给第三PMOS施加一触发电压。第一PMOS施加的Nwell触发电流和第三PMOS的沟道电流触发晶闸管导通，晶闸管电流（SCRcurrent）导通大部分ESD电流，从而实现了ESD保护。

【技术实现步骤摘要】
—种用于ESD保护的低压触发SCR器件
本专利技术创造涉及一种可用于65nm半导体工艺的静电保护(ESD)器件，特别涉及低电压触发的SCR器件。
技术介绍
静电放电(ESD, Electron Static Discharge)是当一个集成电路的管脚浮接时， 大量静电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns。在集成电路的静电放电时会产生数百甚至数千伏特的高压，将集成电路中输入级的栅氧化层击穿。随着集成电路工艺的进步，MOS管的特征尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的ESD防护器件来泄放静电电荷以保护栅极氧化层显得十分重要。ESD现象的模型主要有四种人体放电模型(HBM)、机械放电模型(丽)、器件充电模型(CDM)以及电场感应模型(FIM)。对一般集成电路产品来说，一般要经过人体放电模型，机械放电模型以及器件充电模型的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。为了达到保护芯片抵御静电打击的目的，目前已有多种静电防护器件被提出。在集成电路中，二极管、GGNMOS、SCR 等都可本文档来自技高网...

【技术保护点】
一种用于ESD保护的低压触发SCR器件，包括P型衬底（7），P型衬底（7）上设置N阱（6），其特征在于：设有第一PMOS（20）、第二PMOS（30）和第三PMOS（40）；在N阱（6）上设有第一N+注入区（1）和第一P+注入区（2），第一P+注入区（2）临近N阱（6）和P型衬底（7）的交界处；在P型衬底（7）上设有第二N+注入区（3）和第三P+注入区（4），第二N+注入区（3）临近N阱（6）和P型衬底（7）的交界处；第一P+注入区（2）接阳极，作为第三PMOS（40）的源，第二P+注入区（5）作为第三PMOS（40）的漏跨接在N阱（6）和P型衬底（7）之间；第一PMOS（20）栅接阳极，漏接...

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡小五，魏俊秀，梁超，闫明，吕川，刘兴辉，高哲，郭红梅，
申请(专利权)人：辽宁大学，
类型：发明
国别省市：